Suréchantillonnage d’un signal

Suréchantillonnage d’un signal

Taille du circuit

La taille occupée par le circuit est un critère d’optimisation important. Alors que les circuits numériques bénéficient de la réduction constante de la taille des transistors, cela n’est pas le cas des circuits analogiques et mixtes. Les transistors y occupent généralement une place non significative de la surface totale du circuit. Les composantes les plus volumineuses sont les résistances et les condensateurs. Pour ce type de composantes, la surface occupée est proportionnelle à leur valeur.
Pour optimiser l’espace occupé par un circuit, il faut pouvoir l’estimer en fonction des paramètres de conception. Il n’est pas nécessaire de connaître la valeur exacte de la superficie du circuit. Il faut déterminer les relations entre les paramètres à optimiser et la superficie occupée par le circuit. La taille du circuit peut alors être minimisée sans connaître la superficie exacte que le circuit occupera.
Un convertisseur ΣΔ peut être divisé en trois sections : le modulateur, le quantificateur et le DAC de la branche de retour. Pour ces deux derniers, la superficie occupée est déterminée principalement par le nombre de bits de quantification. En fixant le nombre de bits de quantifi-cation, la superficie qu’occupent le quantificateur et le DAC devient une constante qui est alors exclue du processus d’optimisation.
Pour le modulateur, la superficie occupée est déterminée principalement par les différents condensateurs des intégrateurs. La superficie d’un condensateur étant proportionnelle à sa valeur, la superficie du modulateur sera proportionnelle à la somme des capacités. C’est cette méthode qui sera utilisée dans cet ouvrage afin d’estimer la taille d’un convertisseur ΣΔ. En d’autres mots, pour minimiser la taille du modulateur, il faut minimiser la somme des capacités.

Techniques d’optimisation existantes

Cette seconde moitié du chapitre présente différentes techniques existantes pour optimiser les convertisseurs ΣΔ. Dans un premier temps, un outil logiciel largement utilisé, la librairie Matlab Delsig Toolbox [12], est exposé. Dans un deuxième temps, des algorithmes d’optimisation tirés de la littérature sont présentés.

Delsig Toolbox

La librairie Delsig Toolbox [12] est un ensemble de fonctions Matlab développées pour faciliter la conception et l’analyse des convertisseurs ΣΔ. Cet outil est disponible gratuitement pour téléchargement sur le site de Mathworks. Les différentes fonctions disponibles permettent de définir la NTF et la STF, de calculer les coefficients et de simuler le convertisseur. La librairie Matlab Delsig Toolbox étant fréquemment utilisée dans plusieurs publications traitant des convertisseurs ΣΔ, elle est présentée en premier. De plus, plusieurs de ses fonctions seront utilisées ultérieurement dans cet ouvrage.
Dans un processus de conception standard, la première étape consiste à déterminer l’ordre du modulateur, l’OSR et le nombre de bits de quantification. Ces spécifications sont généralement déterminées en fonction du SNR requis par l’application. À l’intérieur de [1], ouvrage cosigné par l’auteur de la librairie Delsig toolbox, on retrouve trois graphiques fournissant le SNR maximal qu’il est possible d’atteindre pour des modulateurs d’ordre 1 à 8 en fonction de l’OSR pour des quantificateurs de 1 à 3 bits. À titre de référence, ceux-ci sont reproduits aux figures 2.14 à 2.16. Ces courbes sont le résultat de simulations empiriques. Elles tiennent compte de la réduction d’amplitude nécessaire pour garantir la stabilité du système. De plus amples détails sur la méthodologie utilisée sont disponibles dans [13].
En observant ces courbes, on remarque que pour un même objectif de SNR, plusieurs configurations sont possibles. Par exemple, pour obtenir un SNR de 100 dB, il est possible d’utiliser un modulateur d’ordre 6 avec un OSR de 32 et un quantificateur de 1 bit ou bien encore, un modulateur d’ordre 3 avec un OSR de 32 et un quantificateur de 3 bits. Il est à noter que ces courbes ne tiennent pas compte des limitations imposées par l’utilisation de composantes réelles. Notamment, le bruit thermique n’est pas pris en considération. Il est donc préférable de faire un choix qui offre une certaine marge de design afin de pallier les non idéalités d’un circuit réel.
Une fois la configuration de base est sélectionnée (ordre du modulateur, OSR et nombre de bits de quantification), l’étape suivante consiste à obtenir une NTF correspondant à ces critères.
Cette étape est réalisée par la fonction synthesizeNTF. Cette fonction reçoit en entrée cinq paramètres : l’ordre du modulateur, l’OSR, le nombre de bits de quantification, la valeur maximale de |NTF(ejω )| et une variable booléenne spécifiant si oui ou non le placement des zéros doit être optimisé. Tel que mentionné à la section 1.8.2, l’utilisation de zéros optimisés requière la présence de résonateurs dans le circuit tandis que la valeur maximale de |NTF(ejω )| a un impact majeur sur les performances et la stabilité du système (voir section 1.7.3). En sortie, la fonction retourne un objet fonction de transfert sous la forme des coefficients de puissances descendantes de z. Il s’agit de la NTF générée en fonction des paramètres désirés.
Lorsqu’une NTF et une STF satisfaissantes sont sélectionnées, elles peuvent être réalisées à l’intérieur d’une structure à l’aide de la fonction realizeNTF. Cette fonction permet le calcul des coefficients ai, bi, gi et ci pour différentes structures de réalisation dont celles présentées à la section 1.8. Il est à noter que cette fonction place tous les coefficients interétages ci à 1.
Tel qu’expliqué à la section 2.2.3.1, les coefficients ci peuvent être utilisés afin de borner l’amplitude de sortie de chaque étage d’intégration. Cette étape est réalisée par la fonction scaleABCD. Cette fonction utilise une représentation d’état du modulateur. L’avantage lié à l’utilisation d’une matrice d’état pour la mise à l’échelle des coefficients est que la fonction devient indépendante de la structure de réalisation. En effet, pour utiliser une structure de réalisation différente, il suffit de créer deux fonctions : l’une pour convertir les coefficients en représentation d’état et l’autre pour convertir la représentation d’état en coefficient.
En conclusion, la librairie Delsig Toolbox est un outil logiciel simple d’utilisation qui est largement répandu. En fonction des critères de base, la NTF correspondante est synthétisée. Celle-ci est ensuite réalisée dans la structure désirée. Finalement, les coefficients de la structure peuvent être mis à l’échelle afin de limiter l’amplitude de sortie des intégrateurs à l’intérieur de la plage désirée.

 Algorithmes d’optimisation

Dans la littérature scientifique, plusieurs travaux présentent des techniques d’optimisation pour les convertisseurs ΣΔ. L’objectif de cette section est de synthétiser les principales publications.
Ceci permettra de mettre en contexte les solutions proposées au chapitre suivant.
Un algorithme génétique pour optimiser les modulateurs ΣΔ est présenté en [29]. Un algorithme génétique est une méthode de recherche semi-aléatoire basée sur la sélection naturelle.
La méthode consiste à créer une population où chaque individu est représenté par un chromosome contenant les paramètres à optimiser. Une fonction permettant de déterminer les chromosomes offrant les meilleures performances est utilisée afin de sélectionner les parents de la prochaine génération. Les chromosomes enfants sont générés en fonction des chromosomes parents par une fonction de reproduction. Le processus se répète jusqu’à ce qu’un chromosome offrant les performances désirées soit trouvé. La figure 2.17 illustre le principe de l’algorithme génétique.
L’algorithme présenté en [29] s’effectue en deux étapes. La première permet de déterminer les paramètres systèmes : l’ordre du modulateur, le nombre de bits de quantification et l’OSR.
Ensuite, une deuxième étape permet d’optimiser des paramètres au niveau circuit comme la vitesse de balayage, le gain DC et l’amplitude de sortie des intégrateurs. Cet algorithme utilise plusieurs fonctions de la librairie Matlab Delsig Toolbox pour la synthèse des fonctions de transfert et l’évaluation des performances du modulateur.
Une étude visant à trouver les coefficients optimaux est présentée en [30]. La structure étudiée est présentée à la figure 2.18. Dans cette structure, tous les coefficients de rétroaction ont été placés à 1. Les seuls coefficients qui sont donc optimisés sont les coefficients interétages c. Les différentes combinaisons de coefficients sont simulées afin de trouver l’ensemble offrant les meilleures performances. L’objectif n’est donc pas d’optimiser la réalisation d’une NTF dans la structure, mais bien plutôt de trouver directement les coefficients offrant les performances optimales. Trois critères sont utilisés pour évaluer les performances du convertisseur : le SNR pour une amplitude d’entrée normalisée de 0,25, la plage dynamique du convertisseur et la valeur d’entrée maximale assurant la stabilité du système. L’analyse des résultats obtenus permet de constater qu’en diminuant les coefficients interétages, la plage dynamique est diminuée tandis qu’en augmentant les coefficients interétages, la stabilité du système est diminuée.
Une autre méthode visant à trouver directement les coefficients optimaux est présentée en [31]. Tout comme la méthode présentée en [30], seuls les coefficients interétages sont optimisés. L’algorithme vise à trouver les coefficients offrant le SNR le plus élevé et qui respecte une plage d’entrée stable minimale. Pour imposer cette dernière contrainte.

Table des matières

INTRODUCTION
CHAPITRE 1 CONVERSION ΣΔ
1.1 Introduction
1.2 Numérisation d’un signal
1.3 Rapport signal à bruit (SNR)
1.4 dBFS
1.5 Plage dynamique
1.6 Convertisseur ΣΔ
1.6.1 Suréchantillonnage d’un signal
1.6.2 OSR
1.6.3 Filtrage
1.6.4 Mise en forme du bruit
1.7 Convertisseur d’ordre élevé
1.7.1 Filtre de boucle
1.7.2 Distribution des zéros
1.7.3 Stabilité
1.7.4 Quantification
1.7.4.1 Quantification binaire
1.7.4.2 Quantification multibit
1.8 Structure de réalisation
1.8.1 CIFB
1.8.2 CRFB
1.9 Problématique étudiée
1.9.1 Niveaux d’abstractions
1.9.2 Calcul des coefficients
1.10 Conclusion
CHAPITRE 2 OPTIMISATION DES PARAMÈTRES DES MODULATEURS ΣΔ
2.1 Introduction
2.2 Paramètres d’optimisation
2.2.1 Intégrateur à capacités commutées
2.2.2 Sources de bruit d’un intégrateur
2.2.2.1 Bruit de scintillation
2.2.2.2 Bruit thermique
2.2.2.3 Bruit des amplificateurs opérationnels
2.2.3 Plage dynamique des intégrateurs
2.2.3.1 Réduction de la distorsion harmonique
2.2.3.2 Effet des coefficients interétages
2.2.4 Taille du circuit
2.3 Techniques d’optimisation existantes
2.3.1 Delsig Toolbox
2.3.2 Algorithmes d’optimisation
2.3.3 Analyses des méthodes existantes
2.4 Conclusion
CHAPITRE 3 SOLUTIONS PROPOSÉES
3.1 Introduction
3.2 Objectif
3.3 Mise à l’échelle du modulateur vs SNR
3.4 Méthode des fenêtres
3.4.1 Définition de la fenêtre
3.4.2 Séquence de minimisatio
3.4.3 Exemple d’utilisation
3.5 Carences de la méthode des fenêtres
3.6 Minimisation multicritères
3.6.1 Variables d’optimisation
3.6.2 Contraintes d’optimisation
3.6.3 Définition du point de départ
3.6.4 Exemple d’utilisation
3.6.4.1 Définition des paramètres
3.6.4.2 Résultats de simulation
3.7 Conclusion
CHAPITRE 4 VALIDATION PAR SIMULATIONS AU NIVEAU TRANSISTOR
4.1 Introduction
4.2 Paramètres de réalisation
4.3 Conception du circuit
4.3.1 Amplificateur opérationnel
4.3.2 Échantillonneur bloqueur
4.3.3 Quantificateur
4.3.4 DAC
4.3.5 Modulateur
4.4 Résultats de simulations
4.4.1 SNR
4.4.2 Amplitude de sortie des intégrateurs
4.4.3 Puissance consommée
4.5 Conclusion
CONCLUSION
LISTE DE RÉFÉRENCES

Télécharger le rapport complet