Standard, technologie et architecture pour l’autonomie

Standard, technologie et architecture pour l’autonomie

Le premier point est le standard de communication radiofréquence BLE qui a été optimisé pour consommer moins que sa version initiale (Bluetooth standard). Cette partie explique pourquoi le standard a été créé et rappelle son fonctionnement et ses caractéristiques. On détaillera ce standard après avoir expliqué les bases du fonctionnement des communications radiofréquences (RF) et les spécifications qu’une synthèse de fréquences doit respecter, ainsi que les caractéristiques du standard BLE qui permettent d’offrir une faible consommation.

Le deuxième point est la technologie CMOS FDSOI qui permet de fabriquer des circuits très économe en énergie. Cette partie discute les qualités du FDSOI qui nous aiderons à atteindre les spécifications, ainsi qu’à effectuer une analyse comparative des technologies CMOS précédentes.

Enfin, le troisième point concerne l’architecture du système radiofréquence, qui doit être conçue en suivant une approche bas coût et faible consommation. Dans cette partie sont présentés les différents types de synthèse de fréquences, de PLL, d’oscillateurs et de diviseurs et en particulier l’architecture à diviseur à commutation de phases. Pour conclure il sera expliqué quels sont les avantages espérés d’utiliser ces trois points ensemble.

Le standard Bluetooth Low Energy

Bluetooth Low Energy et Internet des Objets

L’émergence de l’IOT 

Les télécommunications radiofréquences sont utilisées depuis longtemps pour la radiodiffusion sur de grandes distances vers un grand nombre de récepteurs, de par la facilité et leur faible coût de déploiement (peu de travaux de câblage, peu d’émetteurs nécessaires). Depuis que la technologie nécessaire pour établir des télécommunications radiofréquences (émission et réception) a été rendu portable, celles-ci se sont développées exponentiellement et aujourd’hui le monde compte plus de terminaux mobiles que d’habitants [4]. La prochaine étape du développement des télécommunications est l’IOT, dont l’idée de base est de rendre les objets du quotidien communicants et autonomes pour qu’ils nous libèrent de tâches ingrates et répétitives de récupérations de données. Les premiers objets à être connectés sont ceux qui sont connectés au réseau électrique, car ils n’ont pas d’exigence sévère d’économie d’énergie. Mais les nombreuses applications mobiles ont un déploiement limité, de par leur manque d’autonomie vis-à-vis de l’utilisateur, et surtout électrique, car le résultat est mitigé si nous devons les recharger régulièrement. Leur autonomie doit augmenter pour que le marché croisse. En 2016 plus de la moitié des mobiles seront des Smartphones avec accès à Internet. Ces Smartphones peuvent servir de passerelle vers l’Internet pour les objets connectés à proximité de l’utilisateur, via un standard adapté à la faible consommation, tel que le BLE.

Avantages du BLE pour l’IOT

Le BLE, renommé Bluetooth Smart pour les consommateurs, est un standard de communication de type réseau personnel sans fil (WPAN). Il a été défini par le Bluetooth Special Interest Group (SIG) en ayant en tête la réutilisation du hardware Bluetooth existant avec un protocole totalement différent, avec comme destinée l’IOT. Ces objets communicants du quotidien, existants ou à inventer, ont généralement besoin d’envoyer l’état d’un capteur ou de recevoir une commande (quelques octets) à intervalle régulier, comme par exemple dans le domaine médical, le sport, la sécurité ou la domotique.

L’objectif du BLE est simple : apporter à l’objet distant (capteur autonome) de quoi pouvoir transmettre et recevoir quelques octets à bonne distance (cent mètres en champ libre) avec une autonomie élevée (par rapport aux standards existants) de plusieurs mois à quelques années (en fonction de la périodicité de réveil) à partir d’une pile bouton, pour obtenir un prix très faible (quelques euros). La solution retenue par le BLE pour réussir cela est de favoriser l’autonomie de l’objet recueillant les données par rapport au routeur qui le connecte à Internet ou à l’utilisateur. La solution technique est de désactiver complètement la radio quand on ne communique pas de données (pas d’écoute côté objet). Le routeur doit écouter le canal radio jusqu’à ce que l’objet se réveille et lui envoie les données, après quoi le routeur peut en envoyer à son tour avant que la cible se rendorme .

Toute cette communication est optimisée :
● Pas de dialogue d’établissement de la communication, (dé-) connexion, etc.
● Pas d’envoi de données si le routeur ne répond pas
● Pas d’accusé de réception à un accusé de réception (lazy acknowledgement)
● Transaction complète limitée à 3ms (dont 1ms de calcul de trame) .

Une autonomie de plusieurs années est possible de la manière suivante :
● Faible consommation hors communication (capteur, calcul trame, veille)
● Faible rapport cyclique d’utilisation de la radio (optimisation protocole)
● Faible consommation de la radio .

La consommation des modules radio BLE existants est de 18mA [5] à 10mA [6] sous 3V en communication et de 0,5µA à 2µA en veille profonde (quelle que soit la tension). Concernant le rapport cyclique d’utilisation de la radio, la périodicité des transactions varie de quelques minutes pour un capteur de température jusqu’à 250ms pour un capteur de présence, pour un temps de transaction minimum de 3ms.

En optimisant la consommation de la radio, on peut gagner en autonomie, surtout sur les objets les plus réactifs. avec une radio à l’état de l’art existant (15mW) et une autre 5 fois plus économe, une pile bouton d’énergie (EBATTERIE) égale à 200mWh et un temps de transaction (DACTIF) constant de 3ms. Les formules utilisées permettent de calculer le rapport cyclique d’utilisation de la radio (1) et l’autonomie (2). On constate qu’en diminuant la consommation de la radio par 5, on augmente l’autonomie de 1,5 à 4,8 fois selon le temps de veille programmé. En concevant une PLL très faible consommation (<1mW) grâce au FDSOI, cela permettrait de concevoir une radio pour le Bluetooth LE consommant moins de 3mW.

Le rapport de stage ou le pfe est un document d’analyse, de synthèse et d’évaluation de votre apprentissage, c’est pour cela chatpfe.com propose le téléchargement des modèles complet de projet de fin d’étude, rapport de stage, mémoire, pfe, thèse, pour connaître la méthodologie à avoir et savoir comment construire les parties d’un projet de fin d’étude.

Table des matières

Introduction générale
1. Des objets communicants vers les objets connectés
2. Travaux de Thèse
Chapitre I – Standard, technologie et architecture pour l’autonomie
1. Introduction
2. Le standard Bluetooth Low Energy
2.1. Bluetooth Low Energy et Internet des Objets
2.1.1. L’émergence de l’IOT
2.1.2. Avantages du BLE pour l’IOT
2.1.3. Transaction BLE type
2.1.4. Spécifications du BLE
2.2. Communications sans fil
2.2.1. Bases de fonctionnement d’un lien radio
2.2.2. Composants d’un module radio
2.2.3. Influence des blocs sur les performances
2.3. Synthèse de fréquences pour le BLE
2.3.1. Caractéristiques d’une synthèse
2.3.2. Transposition en fréquence non idéale
2.3.3. Résumé des spécifications pour la synthèse
2.4. Conclusion : L’apport du BLE
3. La technologie CMOS FDSOI
3.1. Les enjeux de l’évolution microélectronique
3.2. Evolution de la technologie microélectronique
3.2.1. La fin de la loi de Moore ?
3.2.2. Limitations des transistors MOS Bulk dus aux nœuds agressifs
3.2.3. La technologie FDSOI
3.2.4. La variabilité de la tension de seuil dans les nœuds agressifs
3.2.5. Méthodes de simulation de la variabilité
3.2.6. Méthodes de correction de la variabilité
3.3. Conclusion
4. Architectures de synthèse de fréquences
4.1. Introduction
4.2. Architectures de synthèse
4.2.1. Types d’asservissement
4.2.2. Types de PLL
4.2.3. Types d’oscillateurs
4.2.4. PLL Entière Vs Fractionnaire
4.2.5. Diviseurs fractionnaire : modulo variable Vs commutation de phases
4.3. La PLL à diviseur fractionnaire sur phase (FPD)
4.3.1. Différents chemins menant à la même architecture
4.3.2. Historique et état de l’art de la PLL FPD
4.3.3. Création Vs réutilisation des phases du VCRO
4.3.4. DPLL à TDC implicite Vs TDC explicite
4.3.5. Diviseur à commutation Vs resynchronisation
4.3.6. Exemple d’implémentation FPD
4.3.7. Amélioration de la base de temps
4.4. Conclusion
5. Conclusion
Chapitre II – Modélisation système
1. Introduction
1.1. Méthodologie de modélisation
2. Etude du bloc VCRO – Diviseur
2.1.1. Diviseur par commutation et diviseur par resynchronisation
2.2. Modèles
2.2.1. VCRO à phases multiples
2.2.2. Diviseur entier
2.2.3. Multiplexeur à commutation
2.2.4. Multiplexeur à resynchronisation
2.2.5. Contrôleur de division fractionnaire
2.3. Résultats
2.3.1. Simulation temporelle des phases du VCO
2.3.2. Simulation du FPD à commutation de phases
2.3.3. Simulation du FPD à resynchronisation par phase
2.4. Conclusion
3. Etude d’une PLL à base de diviseur FPD
3.1. Introduction
3.2. Modèles
3.2.1. Détecteur de Fréquence et Phase (PFD)
3.2.2. Pompe de Charge (CP)
3.2.3. Filtre Passe-Bas (LPF)
3.3. Simulation temporelle de la PLL fractionnaire
3.4. Conclusion
4. Etude du bruit de phase
4.1. Introduction
4.2. Extraction du bruit de chaque contributeur
4.3. Résultats
4.3.1. Simulation dans le domaine temporel
4.3.2. Simulation dans le domaine fréquentiel
4.4. Conclusion
5. Etude de génération des spurious
5.1. Introduction
5.2. Modèles
5.2.1. Méthode temporelle
5.2.2. Méthode fréquentielle
5.3. Résultats
5.3.1. Simulation temporelle
5.3.2. Simulation fréquentielle
5.4. Conclusion
6. Etude de calibration des phases
6.1. Introduction
6.2. Architectures de calibration
6.2.1. Calibration par comparateur Bang-Bang, Filtre numérique et DAC
6.2.2. Calibration par Vtune distribué par multiplexeur analogique
6.2.3. Conclusion sur l’architecture de calibration
6.3. Modélisation
6.4. Résultats de calibration progressive
6.5. Conclusion
7. Conclusion
Chapitre III – Conception, réalisation et test de VCRO
1. Introduction
2. Spécifications
3. Implémentation transistor, Layout & Simulation
3.1. VCRO single ended à 6 phases (3 inverseurs)
3.1.1. Introduction
3.1.2. Implémentation
3.1.3. Layout
3.1.4. Simulation
3.2. VCRO single ended à 30 phases (15 inverseurs)
3.2.1. Implémentation
3.2.2. Layout
3.2.3. Simulation
3.3. VCRO différentiel à 16 phases (8 cellules)
3.3.1. Implémentation
3.3.2. Layout
3.3.3. Simulation
3.4. VCRO différentiel à 16 phases à 4x Fout
3.4.1. Implémentation
3.4.2. Layout
3.4.3. Simulation
4. Réalisation
4.1. Dessin des masques
4.2. Simulations post layout
4.3. Fabrication
4.4. Récapitulatif et Conclusion
5. Mesures et tests des VCRO
5.1. Introduction
5.2. Mesure à fréquence nominale
5.3. Mesures de la fréquence d’oscillation des VCRO
5.4. Mesure du bruit de phase des VCRO
5.5. Mesure du bruit de phase en boucle fermée
5.6. Conclusion
6. Conclusion
Chapitre IV – Etude de la PLL à resynchronisation de phases
Conclusion générale

Lire le rapport complet

Télécharger aussi :

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *