Spécifications des protections contre les décharges électrostatiques

Spécifications des protections contre les décharges électrostatiques 

Dans le domaine des ESD, une des propriétés essentielles d’un circuit intégré est sa robustesse, c’est-à-dire son aptitude à supporter une décharge sans être dégradé. Plus précisément, la robustesse est définie pour chacune des broches par le niveau de décharge auquel elle peut être soumise sans que les caractéristiques du circuit sortent des spécifications. Les différentes normes de tests industriels sont décrites en faisant ressortir les contraintes générées par chacune d’elles et les types de défaillance qu’elles induisent. Ensuite, en combinant les spécifications en robustesse avec des contraintes liées à la fiabilité, la fenêtre de conception d’une structure de protection est définie. En particulier, il apparaît un intervalle de tension à l’intérieur duquel la caractéristique à l’état passant doit être comprise et une valeur maximale de la résistance à l’état passant (RON). Enfin, le cas particulier des E/S « hautes tensions » en technologie SmartPower est étudié, ce qui nous amène à présenter les objectifs de la thèse concernant les propriétés des protections à développer. Les défis scientifiques et techniques pour atteindre ces propriétés sont également présentés.

Robustesse

Les tests de robustesse consistent à reproduire les décharges que risque de subir le circuit intégré, de sa fabrication à son application finale dans un produit. Les normes associées, apparues dans les années 1970-1980, sont maintenant bien établies, garantissant en général une bonne reproductibilité des tests. Dans la plupart des cas, l’ESD est approchée par la décharge d’une capacité, dont la polarisation initiale permet de fixer la quantité de charges mises en jeu et donc le niveau de courant. Suivant les conditions de décharge de la capacité, différents types d’ESD seront reproduits. Quatre tests parmi les plus courants sont présentés ici : le test HBM modélisant la décharge d’une personne, le test MM modélisant la décharge d’une machine, le test « pistolet » correspondant à des décharges très énergétiques pouvant survenir dans l’application finale et le test CDM modélisant la décharge du composant lui-même chargé. Au préalable, il est important de préciser que les tests HBM et MM permettent de caractériser aussi bien un circuit intégré qu’une structure de protection seule, alors que les tests « pistolet » et CDM s’appliquent au niveau du système.

Test HBM
Le test HBM [1] [2] [3] consiste à appliquer sur une broche du circuit une forme d’onde en courant représentant la décharge produite par une personne debout qui la toucherait du doigt, les autres broches étant généralement reliées à la masse. La forme d’onde est reproduite via un circuit électrique modélisant le corps humain, et dont les éléments de base sont une capacité CHBM de 100 picoFarads et une résistance RHBM de 1500 Ohms montées en série . La tension initiale de charge de la capacité est fixée par la spécification en robustesse, allant typiquement de 2 à 8 10³ Volts. Dans la suite, cette tension de charge sera donnée en kiloVolt, correspondant à 103 Volts et noté kV. Lors de la décharge de la capacité, l’influence du composant testé sur la forme d’onde en courant peut le plus souvent être négligée, son impédance étant faible devant celle du circuit équivalent. La forme d’onde ne dépend pas seulement de la capacité CHBM et de la résistance RHBM, mais aussi des éléments parasites de l’appareil de test, essentiellement l’inductance Lp et les capacités Cp1 et Cp2 (Figure 1(b)). Aussi, ces éléments parasites doivent être calibrés, ce qui a conduit à définir des gabarits pour la forme d’onde. Par exemple, la norme [2] stipule que, pour une impédance de charge nulle, le temps de montée, de 10 % à 90 % du courant maximal, doit être compris entre 2 et 10ns et que la constante de temps de la décroissance doit être comprise entre 130 nanosecondes et 170 nanosecondes. Ces valeurs correspondent aux facteurs contrôlant la réponse temporelle du circuit équivalent de l’appareil de test. Si les capacités parasites Cp1 et Cp2 sont négligeables, hypothèse justifiée dans la plupart des cas, une expression analytique relativement simple décrit la réponse temporelle.

Test MM
Le principe du test MM [4] [5] [6] est le même que celui du test HBM, à la différence que la forme d’onde du courant représente la décharge produite d’une machine, par exemple un robot ou un outil métallique tenu par une personne. Le circuit électrique équivalent est formé d’une capacité CMM de 200 picoFarads en série avec une résistance dont la valeur doit être inférieure à 10 Ohms, correspondant généralement à la résistance parasite Rp de l’appareil de test . Le modèle MM peut être considéré comme un pire cas du modèle HBM, lorsque le courant maximal n’est plus limité que par les résistances parasites. Aussi, les tensions de charge de la capacité sont plus faibles, typiquement de quelques centaines de Volts. Par ailleurs, la forme d’onde présente des oscillations entraînant une inversion du sens de conduction à une fréquence de plusieurs megaHertz.

Test « pistolet »
Le test « pistolet » [9] [10] concerne des applications dans lesquelles des décharges très énergétiques peuvent survenir. Par exemple, dans le domaine automobile, il permet de représenter des décharges issues de moteurs électriques tournants (essuie-glace, lève-vitre…), ayant accumulé des quantités de charges très importantes. Ce test est effectué au niveau de l’application finale, ce qui donne la possibilité d’insérer des protections discrètes. Néanmoins, il est parfois plus économique d’intégrer la protection sur la puce du circuit à protéger. En ESD, un pistolet est un appareil manipulable manuellement, permettant de venir appliquer une décharge en différents points d’une carte électronique . Il comprend une capacité et une résistance en série de valeurs respectives 150 ou 330 picoFarads et 330 Ohms ou 2 kiloOhms. La polarisation de la capacité est typiquement comprise entre 8 et 25 kV. A 25 kV, la charge stockée est de 3,75 µC pour la capacité de 150 picoFarads et de 8,25 µC pour la capacité de 330 picoFarads. A titre de comparaison, la charge stockée pour un test HBM de 8 kV est de 0,8 µC. Le contrôle de la forme d’onde en courant est moins critique que pour les tests HBM et MM, le paramètre essentiel du test « pistolet » étant la quantité de charges injectée et l’énergie associée. Une forme d’onde typique est illustrée par la simulation d’une décharge de 15 kV, dans le cas d’une capacité de 330 picoFarads et 330 Ohms . Celle-ci met en évidence deux pics de courant . Le premier s’étend sur quelques nanosecondes en début d’impulsion, il est caractérisé par courant maximal IMax1 particulièrement élevé (vingt cinq fois supérieur au courant maximal d’une décharge HBM de 2 kV), atteint en un temps t(IMax1) inférieur à une nanoseconde. Le second pic présente une dynamique nettement plus lente, il s’étend sur plus de cent nanosecondes, cependant son courant maximal IMax2 reste très élevé (seize fois plus élevé que pour une décharge HBM de 2 kV). Ainsi, les charges sont majoritairement conduites par le second pic, au cours duquel la dissipation énergétique sera prédominante.

Deux catégories de modes de défaillance peuvent être distinguées suivant qu’elles sont induites par le premier ou le second pic. Concernant le premier pic, le risque majeur est lié à la rapidité de la montée du courant. La structure de protection doit alors présenter un temps de déclenchement suffisamment court pour éviter l’apparition d’une surtension qui conduirait au claquage des oxydes des E/S à protéger. Etant donné que l’énergie mise en jeu reste limitée, une dégradation thermique de la structure de protection est peu probable. Au cours du second pic, la structure de protection doit supporter une très forte dissipation énergétique. Dans ces conditions, les défaillances par fusion du silicium sont les plus courantes. Ces défaillances sont du même type que celles observées en HBM, en plus étendues du fait des très fortes énergies des tests « pistolets ». Par ailleurs, il faut préciser que le premier pic peut très bien être filtré par les éléments parasites du système testé. Ainsi, le test « pistolet » se rapprocherait d’un test HBM, la différence n’étant que l’ordre de grandeur du courant de décharge.

Test CDM
Le modèle CDM [11] [12] correspond à la décharge lorsqu’une broche d’un composant préalablement chargé touche un plan de masse. Aussi, le principe du test CDM ne consiste pas à appliquer une décharge de forme d’onde prédéfinie entre deux broches, comme c’est le cas pour les tests HBM et MM, mais à reproduire les conditions de charge et de décharge du circuit intégré. La méthodologie la plus courante consiste à charger le composant par induction en le plaçant sur l’armature de polarisation positive d’un condensateur, puis à le décharger en approchant de la broche testée une pointe reliée à l’armature de masse. La tension du condensateur est fixée par la spécification requise, généralement de plusieurs centaines de Volts. La forme d’onde générée lors d’un test CDM dépend, d’une part, de l’appareil utilisé [13] via l’inductance de la pointe de test Lp et la capacité du condensateur CGP [14], et, d’autre part, du composant testé [15] via sa capacité CDUT vis-à-vis de l’armature du condensateur, dépendant à la fois de la puce et du type de boîtier (Figure 7(a (b)). La résistance la plus significative est celle de l’arc électrique entre la pointe de test et la broche du composant.

La quantité de charges stockées pour un test CDM est beaucoup plus faible que pour les tests HBM et MM, les valeurs des capacités CGP et CDUT étant typiquement d’une dizaine de picoFarads alors que CHBM et CMM sont respectivement de 100 picoFarads et 200 picoFarads. Cette faible quantité de charges stockées se traduit par une décharge moins énergétique et plus courte. En revanche, un temps de montée très court et un courant maximal très élevé sont attendus du fait des faibles valeurs de l’inductance Lp et de la résistance Rp. Afin d’évaluer précisément ces tendances, la forme d’onde en courant est simulée pour une polarisation de 250 Volts , La durée de cette décharge n’est que de quelques nanosecondes, cependant le courant maximal est élevé (six fois supérieur à celui d’une décharge HBM de 2 kV), et le temps de montée extrêmement court (la pente est sensiblement la même que pour une décharge « pistolet »). De plus, la forme d’onde présente des oscillations entraînant une inversion du courant à une fréquence de 540 MHz (bien supérieure à celle d’une décharge MM qui n’est seulement que d’une dizaine de MégaHertz).

Table des matières

Introduction générale
Chapitre1 Problématique et état de l’art de la protection des technologies SmartPower contre les décharges électrostatiques (ESD)
1.1. Introduction
1.2. Spécifications des protections contre les décharges électrostatiques
1.2.1. Robustesse
1.2.1.1. Test HBM
1.2.1.2. Test MM
1.2.1.3. Test « pistolet »
1.2.1.4. Test CDM
1.2.1.5. Méthodologie retenue pour la caractérisation de la robustesse
1.2.2. Définition de la fenêtre de conception
1.2.2.1. Intervalle autorisé pour la tension à l’état passant
1.2.2.2. Résistance à l’état passant (RON) maximale
1.2.3. Spécifications des protections dédiées aux E/S « hautes tensions » en technologies SmartPower
1.2.3.1. Fenêtre de conception et propriétés de la structure de protection
1.2.3.2. Difficultés scientifiques et techniques
1.2.3.3. Protection « haute tension » pour une application ethernet
1.3. Spécificités de la physique des protections ESD
1.3.1. Etude du comportement physique d’une protection
1.3.1.1. Densités de courant extrêmement élevées
1.3.1.2. Forte élévation de température
1.3.2. Méthodes de caractérisation
1.3.2.1. Caractérisation TLP
1.3.2.2. Caractérisation vfTLP
1.3.2.3. Mesures TIM
1.4. Etat de l’art des protections ESD « hautes tensions » en technologies SmartPower
1.4.1. Principes de base des circuits de protection
1.4.1.1. Protections centralisées
1.4.1.2. Protections localisées
1.4.2. Structures de protection intégrées sur silicium
1.4.2.1. Transistors bipolaires autopolarisés
1.4.2.2. Structures PNPN
1.4.2.3. Transistors à effet de champ
1.4.3. Protection des E/S 80 Volts dans la technologie SmartMOS 8 MV de Freescale
1.4.3.1. Solution conventionnelle
1.4.3.2. Type de protection retenu pour une solution alternative
1.5. Conclusion
Chapitre2 Etude théorique du comportement des transistors bipolaires autopolarisés pendant une ESD
2.1. Introduction
2.2. Description du mode autopolarisé d’un transistor bipolaire
2.2.1. Développement analytique
2.2.2. Caractéristique électrique
2.3. Comportement à faible courant
2.3.1. Suppression du repliement en polarisation base flottante
2.3.2. Tensions de maintien élevées
2.3.2.1. Gain
2.3.2.2. Facteur de multiplication par avalanche
2.4. Résistance à l’état passant /Fortes densités de courant
2.4.1. Notion de forte densité de courant
2.4.2. Chute du gain en courant
2.4.3. Modification de la ZCE base-collecteur par l’injection d’émetteur
2.4.4. Effet du courant de polarisation sur la modification de la ZCE base-collecteur
2.5. Etude analytique du fonctionnement aux densités de courant générées par les ESD
2.5.1. Description du rapport d’injection aux densités de courant générées par les ESD
2.5.1.1. Formalisation du problème
2.5.1.2. Calcul des charges stockées
2.5.1.3. Formule analytique du rapport d’injection
2.5.1.4. Etude asymptotique aux fortes densités de courant
2.5.1.5. Implications sur le RON et la tension de maintien
2.5.2. Modulation de la ZCE base-collecteur
2.5.2.1. Calcul de la concentration de charge en fonction de la densité de courant
2.5.2.2. Etude des phénomènes induits par la modulation de la ZCE base-collecteur
2.5.3. Confrontation avec la simulation numérique
2.5.3.1. Cas du transistor NPN
2.5.3.2. Cas du Transistor PNP
2.6. Règles pour la conception de protections « hautes tensions » à faible RON
2.6.1. Transistors NPN
2.6.1.1. Stratégie d’optimisation
2.6.1.2. Règles de dessin
2.6.2. Transistors PNP
2.6.2.1. Stratégie d’optimisation
2.6.2.2. Règles de dessin
2.7. Résistance à l’état passant / Effets thermiques
2.7.1. Résistances d’accès
2.7.2. Multiplication par avalanche
2.7.3. Modulation de la ZCE base-collecteur
2.7.4. Recombinaison-génération SRH dans la ZCE base-collecteur
2.7.5. Synthèse des modifications du champ électrique de la ZCE base-collecteur
2.8. Conclusion
Chapitre3 Développement de protections ESD à base de transistors bipolaires PNP
3.1. Introduction
3.2. Simulation pour la conception de protections ESD
3.2.1. Simulation du procédé technologique
3.2.1.1. Profils SIMS
3.2.1.2. Mesures SCM
3.2.2. Simulation électrothermique
3.3. Réduction du RON des transistors PNP latéraux autopolarisés
3.3.1. Règles de dessin
3.3.1.1. Configuration d’émetteur
3.3.1.2. Configuration de collecteur
3.3.1.3. Synthèse des règles de dessin
3.3.2. Caractérisations
3.3.2.1. Description des structures testées
3.3.2.2. Variation du profil de dopage base-collecteur
3.3.2.3. Variation de la longueur de collecteur
3.4. Couplage d’un transistor PNP latéral avec une diode verticale
3.4.1. Principe de fonctionnement
3.4.1.1. Description théorique et choix d’une diode à avalanche verticale comme nouvelle source de courant
3.4.1.2. Etude en simulation
3.4.1.3. Variante favorable au couplage
3.4.2. Etude des diodes en inverse pendant une ESD
3.4.2.1. Simulation comparative d’une diode à avalanche et d’un transistor NPN autopolarisé
3.4.2.2. Description des mécanismes physiques
3.4.2.3. Résultats de mesure
3.4.3. Règles d’optimisation
3.4.3.1. Tensions de déclenchement de la diode et du transistor PNP
3.4.3.2. Dimension de la diode
3.4.3.3. Contribution des différentes composantes du courant
3.4.4. Caractérisations
3.4.4.1. Validation des règles de dessin pour l’optimisation du couplage
3.4.4.2. Structure de protection pour les E/S 80 Volts
3.5. Conclusion
Conclusion générale

Lire le rapport complet