Processus de dopage et gravure du GaN au laboratoire 

Télécharger le fichier pdf d’un mémoire de fin d’études

Les matériaux à large bande interdite (grand gap)

Comme nous l’avons déjà indiqué, une solution pour dépasser les limites du silicium consiste tout simplement à changer de matériau : les matériaux semiconducteurs à large bande interdite représentent en effet un grand avenir pour les composants de puissance destinés à fonctionner à haute température et en haute tension.

Propriétés des matériaux à large bande interdite

En effet, il est bien connu que, du fait de l’agitation thermique dans le réseau cristallin, la hauteur de la bande interdite diminue lorsque la température augmente pouvant à l’extrême rendre le matériau conducteur au-delà des tolérances. Dans ce cadre, une bande interdite large induit une faible densité de porteurs intrinsèques, ce qui permet d’envisager des températures sensiblement plus élevées ; c’est par conséquent dans ce sens que nos recherches sont orientées.
De plus, le champ de rupture critique des matériaux semiconducteurs est lié à leur énergie de bande interdite [Kyuregyan 89, Chow 02]. En effet, plus la hauteur de la bande interdite est grande et plus le champ de claquage est grand. Par conséquent, ces matériaux présentent des propriétés de tenue en tension exceptionnelles et très appropriées pour les applications en électronique de puissance. Par exemple, le dopage de la zone de drift pourra être augmenté et son épaisseur réduite. Ainsi, à l’état passant, la résistance de la zone drift ne sera plus un handicap pour les composants MOS de puissance fabriqués avec des matériaux semiconducteurs à grand gap.
Les matériaux les plus prometteurs dans les applications de puissance haute température sont le carbure de silicium (SiC), le nitrure de gallium (GaN) et le diamant.
(a) Facteur de mérite de Baliga (BFM) : le facteur de mérite de Baliga [Baliga 87] est utile pour comparer différents matériaux semiconducteurs dans les applications de puissance haute tension. Il prend en compte la mobilité des porteurs et la permittivité diélectrique du matériau ainsi que le champ électrique critique. Il est plutôt utilisé dans les applications basse fréquence où les pertes en conduction sont dominantes. Il apporte une appréciation en termes de tenue en tension. Il s’écrit : BFM = εrµnEc3 (1.13)

Dopage du matériau GaN

Les propriétés électriques d’un semiconducteur sont directement liées à la quantité de porteurs libres, électrons et trous, présents dans la couche. La densité de porteurs libres est, dans le meilleur des cas, pilotée par le dopage intentionnel des couches, mais il existe toujours un niveau de dopage résiduel lié à la présence d’impuretés et de défauts structuraux qu’il est difficile de contrôler.

Origine du dopage résiduel

Les couches de GaN non intentionnellement dopées (NID) sont systématiquement de type N résiduel avec une concentration en porteurs assez importante variant généralement de 1014 à 1016 cm–3. Il existe plusieurs théories qui s’opposent pour expliquer ce fort dopage N résiduel. Ces théories font intervenir la présence de défauts structuraux très nombreux dans les nitrures. Perlin [Perlin 95] a montré par le calcul que les lacunes d’azote pouvaient être à l’origine d’un niveau donneur léger simple dans le matériau GaN capable de fournir le dopage résiduel N observé.
D’autres approches antagonistes ont montré que l’énergie de formation de ces lacunes d’azote était de 4 eV, impliquant qu’elles ne devraient pas être assez nombreuses à température ambiante pour expliquer une telle concentration de porteurs. Ces calculs aboutissent également à une faible énergie de formation des lacunes de gallium (accepteurs profonds) dans une couche de type N et une faible énergie de formation des lacunes d’azote dans une couche de type P. La présence de ces lacunes semble être un bon critère pour expliquer le phénomène de compensation observé dans le GaN. Une autre explication pourrait venir de la présence d’impuretés telles que le silicium, l’oxygène ou encore le germanium. Il a été effectivement montré dans la littérature que ces espèces pouvaient induire une conductivité de type N dans le matériau GaN [Popovici 98, Song 01].
Différentes mesures ont été expérimentées afin de lever l’incertitude entre l’une ou l’autre des deux hypothèses. Popovici et al. [Popovici 98] ont mis en évidence, par des mesures SIMS (Spectroscopie de masse d’ions secondaires), que la concentration de porteurs résiduels n’était pas corrélée avec la concentration d’impuretés dans la couche. Ils ont également mis en évidence une diminution de la concentration des porteurs lorsque la concentration en azote dans la couche augmente. Ces deux observations tendent donc à confirmer l’hypothèse qui consiste en l’utilisation des lacunes d’azote comme source de dopage résiduel. Cependant, des résultats contradictoires ont été rapportés par Abernathy et al. [Abernathy 97] qui mettent en évidence une grande concentration d’électrons pour des conditions de croissance riche en azote. Peut-être est ce, comme le suggère Xu [Xu 01], une contribution des deux phénomènes qui est à l’origine du phénomène ; la question reste à ce jour toujours soumise à controverse.

Dopage de type N

Le dopage de type N activé électriquement est plus facile à finaliser que celui de type P, d’une part en raison du dopage résiduel et, d’autre part, parce qu’il y a beaucoup d’éléments bien adaptés. Le dopant le plus généralement utilisé est le silicium (Si) du groupe VI du tableau périodique, qui a un caractère amphotère et qui permet d’atteindre une large gamme de dopage. En effet, plusieurs travaux ont conduit à des taux de dopage de 1017 à 1019 cm–3 avec une énergie d’ionisation faible de 12 à 25 meV [Nakamura 92, Leroux 99]. Le précurseur le plus courant en MOCVD est le silane (SiH4) ; en MBE, c’est une source solide de silicium.

Dopage de type P

Les dopants de type P pour le GaN sont généralement les éléments du groupe II-A, tels que le beryllium (Be), le calcium (Ca) et le magnésium (Mg), mais aussi les éléments du groupe II-B, tels que le zinc (Zn) et le cadmium (Cd). Le Mg reste le seul élément approprié pour l’obtention d’une conductivité acceptable de type P dans le GaN avec les trois méthodes d’élaboration MOCVD [Kozodoy 09, Ramachandran 99], MBE et HVPE.
Il est largement utilisé comme dopant malgré ses difficultés intrinsèques (très faible fraction d’incorporation de l’ordre de 0,1 à 1 % et taux d’ionisation d’environ 1 à 5 % à 300 K et qui dépend de la technique utilisée). Les résultats expérimentaux semblent donner une valeur limite à l’incorporation du magnésium de quelques 1019 cm–3 dans le GaN hexagonal [Briot 98].

Implantation ionique dans les semiconducteurs : généralités

Historiquement, l’intérêt pour l’implantation ionique s’est concrétisé dans la fabrication des composants électroniques et, en particulier, dans la précision des concentrations en dopants et des profondeurs des jonctions.
En 1952, Ohl a décrit les améliorations des caractéristiques électriques des diodes du type « point de contact », qui ont été obtenues par le bombardement de la surface du substrat avec plusieurs gaz [Ohl 52].
Shockley, en 1957, a décrit les effets possibles de l’implantation ionique et le processus même dans plusieurs paragraphes de son brevet, intitulé « Forming Semiconductive Devices by Ionic Bombardment » [Shockley 57].
La première tentative d’implantation de dopants conventionnels dans les semiconducteurs a été réalisée en 1955 par Cussins, qui a implanté une large variété d’ions dans des substrats de germanium [Cussins 55].
On parlera de l’implantation ionique plus tard, en 1961, quand Lindhard, Scharff et Schiot conçoivent une théorie sur les parcours des ions lourds dans des cibles amorphes (théorie LSS) [Lindhard 63]. Gibbons a ensuite publié en 1968 un ensemble d’articles formalisant cette théorie LSS. Ces articles sont considérés comme des articles de base, reprise par plusieurs chercheurs [Gibbons 68].
L’implantation ionique a été utilisée pour la première fois dans le silicium dans la fabrication de dispositifs à la fin des années 60. Des diodes à jonction PN de capacité variable (varactors) avec concentrations de dopage variables ainsi que les premiers transistors MOS auto-alignés et transistors bipolaires implantés ont été présentés en 1986 [Wolf 86].
Cependant, la technique et le phénomène d’implantation ont réellement été maîtrisés en 1975.
C’est à la fin des années 70, avec l’apparition d’appareils et de techniques plus performantes pour la fabrication de circuits intégrés à large échelle (LSI), que l’intérêt pour l’implantation ionique a considérablement augmenté.
L’implantation ionique offre en effet de nombreux avantages par rapport aux techniques de dopage conventionnelles, à savoir :
– la possibilité de contrôler de façon précise le nombre d’atomes dopants implantés ;
– les impuretés sont introduites dans les substrats avec beaucoup moins de redistribution latérale que par le processus de diffusion, ce qui permet de concevoir des structures de plus petites dimensions ;
– l’implantation peut aussi s’effectuer à travers une couche mince de surface (le SiO2 par exemple), celle-ci servant d’écran de protection contre la contamination des métaux et d’autres dopants durant le processus ;
– l’implanteur ionique est équipé d’un spectrographe de masse pour séparer les ions désirés, ce qui implique un faisceau de dopants extrêmement purs, même si le matériau de base l’est moins ;
– une variété de types de profils peut être obtenue par la superposition d’implantations multiples ;
– c’est un processus à basse température, donc des matériaux comme les résines photosensibles habituelles peuvent être utilisés comme matériaux de masquage ;
– les paramètres de l’implantation étant réglés automatiquement, l’implanteur est un appareil de manipulation assez souple pour l’opérateur. Cependant, l’implantation ionique présente certains inconvénients :
– le bombardement d’ions provoque la formation de défauts dans la structure ; des couches amorphes peuvent même être formées ;
– après l’implantation, le réseau cristallin du substrat est très perturbé, des atomes se plaçant dans des sites intersticiels où ils sont inactifs ;

Généralités sur la gravure RIE

Nécessité de la gravure RIE

Rappelons que, dans la finalité du projet ANR « MOreGaN », le composant à réaliser après développement du procédé de gravure est un MOSFET latéral normally-off. Le dopage P du GaN par implantation ionique étant toujours un verrou technologique pénalisant, la solution du dopage de type P par épitaxie doit être considérée puisqu’elle permet d’obtenir des concentrations de quelques 1017 voire 1018 cm–3. De telles concentrations, suffisantes pour des substrats, sont très en-deçà des valeurs nécessaires pour la réalisation des électrodes de source et de drain dans les MOSFETs, qui doivent être très peu résistives. Ainsi, pour le type P, une croissance sélective peut être une alternative puisque l’activation du magnésium semble plus facile à obtenir pendant la croissance du GaN.
En effet, en partant d’une couche continue de GaN obtenue par une croissance quelconque, on dépose un diélectrique amorphe (SiO2 ou Si3N4) de quelques centaines de nanomètres. Par photolithographie ou par lift-off d’un masque en métal (figure 2.9.a) et gravure RIE de l’ensemble diélectrique GaN, on ouvre des zones dans le GaN (figure 2.9.b). On procède ensuite à la croissance sélective par MBE du GaN de type opposé à la couche initiale (figure 2.9.c) et on réalise ainsi les électrodes de source et drain d’un MOSFET (figure 2.9.d). Cette technique exige des conditions de croissance bien adaptées et une gravure parfaitement optimisée au niveau des profils de gravure.
Par ailleurs, la gravure est aussi d’une grande utilité pour diverses filières de composants, particulièrement la diode Schottky (figure 2.10). La stratégie de masquage est certes bien connue mais capitale puisqu’elle a une influence sur la qualité de la gravure, voire sur la faisabilité du composant. Nous avons alors fixé l’objectif de réaliser une gravure anisotrope de 1,5 µm de profondeur pour la réalisation de la diode Schottky et de 0,2 µm pour la réalisation des drain et source par la croissance sélective.

État de l’art : structures MOS sur GaN

L’état de l’art concernant la réalisation de structures MOS sur GaN est de nos jours très abondant. Les techniques de dépôt mises en œuvre utilisent principalement la PECVD mais aussi la LPCVD avec diverses méthodes de traitement de surface qui s’avèrent très sensibles sur les résultats. Comme chacun sait, un diélectrique de grille doit répondre à des critères très stricts. Citons notamment la stabilité chimique et thermique, la faible densité de charges mobiles et piégées dans le diélectrique, la faible densité de défauts permettant de repousser le claquage, une permittivité diélectrique plus élevée que celle des semiconducteurs conduisant à réduire le champ électrique dans le diélectrique et un grand décalage des bandes de conduction contribuant à un plus faible courant de fuite. Le tableau 3.1 pré- sente les propriétés du GaN et de divers diélectriques. Sur la base de ces données, un diagramme des bandes interdites peut être établi (figure 3.1). Rappelons, de plus, que l’interface diélectrique/semiconducteur doit présenter une densité d’état d’interface ré- duite (< 5 × 1011 cm–2·eV–1).

Le dioxyde de silicium, SiO2

La nécessité d’obtenir un isolant de grille de haute qualité sur GaN et d’en comprendre clairement le comportement reste à ce jour un défi des grands laboratoires [Gaffey 01]. Dans ce contexte, le traditionnel SiO2, bien que présentant une permittivité relative assez limitée (3,9), reste le candidat principal. Il présente une large bande interdite et une affinité électronique qui procurent un grand écart de bande de conduction et de valence avec le GaN. De plus, les dépôts ont largement été exploités dans le cadre des « supports » Si. Les premières réalisations de capacités MOS SiO2/GaN ont été élaborées par Casey et al. [Casey 96] par dépôt chimique en phase vapeur assisté par plasma à distance (RPECVD) à 300 °C sur une surface nettoyée au solvant. Les caractéristiques C(V) à 10 kHz mesurées et calculées coïncidaient et ne présentaient pas de phénomène d’hystérésis. Concernant le comportement de telles structures sous éclairement UV, une augmentation sensible de la capacité de déplétion profonde a été observée (3 fois plus grande que la valeur espérée) ainsi qu’un hystérésis important [Casey 96]. Concernant la densité d’état, certaines équipes ont obtenu des valeurs de Dit de 1 à 3 × 1011 cm–2·eV–1 [Arulkumaran 98, Sawada 98]. Ces faibles valeurs, plutôt optimistes, ont été déterminées par la méthode dite de Terman qui pourrait sous-estimer la valeur réelle de Dit. D’ailleurs, certains chercheurs ont estimé d’une manière imprécise tant la densité de charges fixes en volume que Dit [Arulkumaran 98].
Les états d’interface sont de deux types, lents et rapides ; ils ont été étudiés sur une gamme de polarisations étendue [Chen 01] par des mesures à haute fréquence et pulsées, par les techniques de capacités transitoires et la méthode DLTS [Nakano 02]. Le nettoyage de la surface du GaN est généralement une étape critique pour l’obtention de faibles densités d’états d’interface dans les structures MOS en GaN, du fait que la surface n’est pas aussi robuste et inerte qu’on l’a généralement pensé, une fois exposée à l’air ambiant [Pearton 00b]. 

Table des matières

Introduction générale
1 Les interrupteurs de puissance : du silicium au nitrure de gallium 
1.1 Introduction
1.2 Interrupteurs de puissance
1.2.1 Composants de puissance unipolaire : le MOSFET
1.2.1.1 Fonctionnement à l’état passant
1.2.1.2 Fonctionnement à l’état bloqué
1.2.1.3 Le transistor VDMOS
1.2.1.4 Le transistor LDMOS
1.2.1.5 Le transistor LDMOS Resurf
1.2.1.6 Le transistor MOS de puissance à Superjonction
1.2.1.7 Le transistor MOS à îlots flottants : le FLIMOS
1.2.2 Composants de puissance bipolaire : l’IGBT
1.2.2.1 L’IGBT Non-Punch-Through
1.2.2.2 L’IGBT Punch-Through
1.2.3 Les limites du silicium
1.3 Les matériaux à large bande interdite (grand gap)
1.3.1 Propriétés des matériaux à large bande interdite
1.3.2 Choix du GaN
1.4 Les composants en GaN
1.5 Objectif de la thèse
1.6 Conclusion
2 Processus de dopage et gravure du GaN au laboratoire 
2.1 Introduction
2.2 Dopage du matériau GaN
2.2.1 Origine du dopage résiduel
2.2.2 Dopage de type N
2.2.3 Dopage de type P
2.3 Implantation ionique dans les semiconducteurs : généralités
2.3.1 Implantation ionique dans le GaN
2.4 Généralités sur la gravure RIE
2.4.1 Nécessité de la gravure RIE
2.4.2 Définition
2.4.3 Caractéristiques de la gravure RIE
2.4.4 Présentation du réacteur ICP-RIE du LAAS
2.4.5 Défauts caractéristiques des profils de gravure
2.4.5.1 Les défauts à la surface de l’échantillon
2.4.5.2 Les défauts sur les flancs des tranchées
2.4.6 État de l’art sur la gravure du GaN
2.4.7 Résultats et interprétations
2.5 Conclusion
3 Diélectriques de grille sur GaN : étude théorique 
3.1 Introduction
3.2 État de l’art : structures MOS sur GaN
3.2.1 Le dioxyde de silicium, SiO2
3.2.2 Le nitrure de silicium, Si3N4
3.2.3 SiO2/Ga2O3 et SiO2/Si3N4/SiO2
3.2.4 L’oxyde de gallium : Ga2O3
3.2.5 Autres isolants
3.2.6 État de l’art : structure MISFET sur GaN type N
3.3 Procédés de réalisation de diélectriques de grille
3.3.1 Préparation de surface
3.3.1.1 Nettoyage chimique
3.3.1.2 Oxydation thermique assistée UV
3.3.2 Dépôt du diélectrique de grille
3.3.2.1 Dépôt chimique en phase vapeur
3.3.2.2 Dépôt PECVD
3.3.2.3 Dépôt LPCVD (Low Pressure CVD)
3.3.2.4 Dépôt PECVD-ECR
3.3.2.5 Plasma pulsé : principes et intérêts
3.4 Caractérisations électriques de la structure MOS
3.4.1 Diagramme de bandes d’une structure MOS
3.4.2 Cas d’une structure MOS idéale
3.4.3 Cas d’une structure MOS réelle
3.4.3.1 Capacité MOS en accumulation
3.4.3.2 Capacité MOS en dépletion
3.4.3.3 Capacité MOS en dépletion profonde / inversion
3.4.3.4 Influence de la différence de travaux de sortie
3.4.3.5 Influence des charges distribuées dans l’oxyde
3.4.3.6 Influence des charges fixes
3.4.3.7 Influence des états d’interface
3.4.3.8 Influence des charges de polarisation
3.4.4 Admittance d’une capacité
3.4.4.1 Extraction des résistances série et parallèle
3.4.4.2 Extraction de la densité d’état d’interface Dit
3.5 Conclusion
4 Caractérisations des diélectriques de grille sur GaN 
4.1 Introduction
4.2 Description des échantillons et de la structure MOS
4.3 Caractérisation C(V) : SiO2 par PECVD
4.4 Caractérisation C(V) : SiO2 par LPCVD
4.4.1 Procédure de dépôt d’oxyde par LPCVD
4.4.2 Calcul du dopage à partir des mesures C(V)
4.4.3 Extraction des paramètres des capacités
4.4.4 Cas du substrat de type P en régime d’inversion
4.4.5 Cas d’un dépôt LPCVD avec une montée en température sous N2O
4.5 Caractéristique C(V) : SiO2 par PECVD-ECR
4.5.1 Analyses XPS des surfaces de GaN
4.5.2 Analyses des images par microscopie électronique en transmission à haute résolution (HRTEM)
4.5.3 Analyses et caractérisations électriques
4.5.3.1 Mesures C(V) de l’échantillon de type N
4.5.3.2 Mesures C(V) de l’échantillon NID
4.5.3.3 Mesures C(V) de l’échantillon de type P
4.5.3.4 Mesures C(V) en fonction de la fréquence
4.5.3.5 Densité d’état d’interface du type N et NID
4.5.4 Étude cinétique de la surface de GaN par XPS
4.5.4.1 Comparaison des types N et P sans traitement
4.5.4.2 Comparaison des types N et P après traitement par oxydation UV
4.5.4.3 Comparaison des types N et P après traitement par oxydation et nitruration ECR
4.6 Caractérisation C(V) : SiO2 par PECVD continu et pulsé
4.6.1 Mesures C(V) : échantillon de type N (PTC489)
4.6.2 Mesures C(V) : échantillon de type P (N1482)
4.6.3 Mesures C(V) : échantillon de type N sur substrat Si (PTC498)
4.7 Conclusion
Conclusion générale et perspectives 
Bibliographie 

Télécharger le rapport complet