Notions de base sur le test des circuits intégrés

Table des matières

INTRODUCTION
CHAPITRE 1 NOTIONS DE BASE ET REVUE DE LITTÉRATURE
1.1 Introduction
1.2 Notions de base sur le test des circuits intégrés
1.2.1 Test fonctionnel
1.2.2 Test structurel
1.2.3 Modèles de pannes
1.2.4 Génération automatique de vecteurs de test (ATPG)
1.2.5 Conception en vue de test
1.2.6 Test de transition avec insertion de registres de balayages
1.2.7 Launch on Shift
1.2.8 Launch on Capture
1.3 Circuits intégrés 3D
1.4 Revue de littérature
1.4.1 Sequential Broad Side (SeBoS)
1.4.2 BurstMode
1.4.3 Pseudo-functional K Longest Path per Gate (PKLPG)
1.5 Conclusion
CHAPITRE 2 MODÈLES DE SIMULATION ET EXPÉRIMENTATIONS PRÉLIMINAIRES
2.1 Introduction
2.2 Modèle du réseau de distribution d’alimentation (PDN)
2.2.1 Réseau de distribution d’alimentation utilisé
2.2.2 Modèle équivalent du PDN complet
2.3 Description des simulations HSPICE
2.3.1 Circuit de mesure de délai
2.3.2 Principe de fonctionnement du circuit de mesure de délai
2.4 Simulations préliminaires
2.4.1 Cas d’étude
2.4.2 Simulation AC
2.4.3 Mesure de délai en mode fonctionnel
2.4.4 Interprétation des résultats
2.5 Conclusion
CHAPITRE 3 RÉSULTATS DE SIMULATION EN MODE TEST POUR LES PRINCIPALES TECHNIQUES DE TEST SBAST EXISTANTES
3.1 Introduction
3.2 Métrique de test
3.3 Résultats de simulation pour les techniques Launch on Capture et Launch on Shift
3.4 Résultats de simulation pour la technique Sequential Broadside Side (SeBoS)
3.5 Résultats de simulation pour la technique BurstMode
3.6 Résultats de simulation pour la technique Pseudo-functional K Longest Paths per Gate (PKLPG)
3.7 Conclusion
CHAPITRE 4 NOUVELLE TECHNIQUE DE TEST PROPOSÉE ET COMPARAISON AVEC LES TECHNIQUES EXISTANTES
4.1 Introduction
4.2 Nouvelle technique de test OCAS
4.3 Résultats de simulation
4.4 Comparaison et analyse des résultats avec les techniques existantes
4.5 Conclusion
CHAPITRE 5 GÉNÉRATION AUTOMATIQUE DE VECTEURS DE TEST
5.1 Introduction
5.2 Conception en vue du test et génération automatique de vecteurs de test
5.3 Génération automatique de vecteurs de test pour les techniques LOC, LOS et BurstMode
5.4 Procédure de test développée pour SeBoS et OCAS
5.4.1 Procédure de test développée pour SeBoS
5.4.2 Procédure de test développée pour OCAS
5.5 Résultats de simulation des différentes techniques de test
5.6 Conclusion
CONCLUSION
RECOMMANDATIONS
ANNEXE I MODÈLE ORIGINAL DU CIRCUIT ÉQUIVALENT CI-3D
ANNEXE II RÉSULTATS DE MESURE DE DÉLAI DE PROPAGATION DES PRINCIPALES TECHNIQUES DE de SBAST
LISTE DE RÉFÉRENCES BIBLIOGRAPHIQUES