Les CNA pipelines

Table des matières

CHAPITRE 1 INTRODUCTION GÉNÉRALE
1.1 CONTEXTE GENERAL
1.2 PROBLEMATIQUE
1.3 OBJECTIF
1.4 METHODOLOGIE
1.5 STRUCTURE DE LA THESE
CHAPITRE 2 NOTIONS FONDAMENTALES
2.1 INTRODUCTION
2.2 CARACTERISTIQUES PRIMAIRES
2.2.1 FREQUENCE D’ECHANTILLONNAGE : fsampling
2.2.2 RESOLUTION : N
2.3 PARAMETRES DE PERFORMANCE
2.3.1 PARAMETRES STATIQUES D’UN CNA
2.3.1.1 ERREUR DE DECALAGE ET ERREUR DE GAIN
2.3.1.2 ERREURS DE NON-LINEARITE DIFFERENTIELLE ET INTEGRALE
2.3.2 PARAMETRES DYNAMIQUES D’UN CNA
2.3.2.1 RAPPORT SIGNAL SUR BRUIT (SNR)
2.3.2.2 RAPPORT SIGNAL SUR BRUIT ET DISTORSION (SNDR)
2.3.2.3 DYNAMIQUE DE CODAGE (SFDR)
2.3.2.4 TAUX DE DISTORSION HARMONIQUE (THD)
2.3.2.5 NOMBRE DE BITS EFFECTIFS (ENOB)
2.3.3 PARAMETRES STATIQUES D’UN CAN
2.3.3.1 ERREUR DE DECALAGE ET ERREUR DE GAIN
2.3.3.2 ERREUR DE NON-LINEARITE DIFFERENTIELLE
2.3.3.3 ERREUR DE NON-LINEARITE INTEGRALE
2.4 CONCLUSION
CHAPITRE 3 ARCHITECTURE DE CONVERTISSEURS DE DONNÉES 
3.1 INTRODUCTION
3.2 ARCHITECTURES DE CONVERTISSEURS NUMERIQUE-ANALOGIQUES
3.2.1 CONVERTISSEURS CNA DE TYPE NYQUIST
3.2.1.1 LES CNA PARALLELES
3.2.1.1.1 CNA PAR PONDERATION DE TENSION
3.2.1.1.2 CNA PAR PONDERATION DE COURANT
3.2.1.1.3 CNA A REDISTRIBUTION DE CHARGE
3.2.1.2 LES CNA PIPELINES
3.2.2 CONVERTISSEURS CNA A SUR-ECHANTILLONNAGE : SIGMA-DELTA
3.2.3 AUTRES CONVERTISSEURS CNA
3.2.4 SYNTHESE DES CNA
3.3 ARCHITECTURES DE CONVERTISSEURS ANALOGIQUE-NUMERIQUES
3.3.1 CAN DE TYPE NYQUIST
3.3.1.1 CAN FLASH
3.3.1.2 CAN DE TYPE APPROXIMATION SUCCESSIVE
3.3.1.3 CAN DE TYPE PIPELINE
3.3.2 CAN A SUR-ÉCHANTILLONNAGE : SIGMA-DELTA
3.3.3 AUTRES CONVERTISSEURS CAN HAUTES VITESSES ET TECHNIQUES DE CORRECTION
3.3.3.1 AUTRES CONVERTISSEURS CAN HAUTES VITESSES
3.3.3.2 TECHNIQUES DE CORRECTION
3.3.4 CAN DE TYPE FLASH UTILISANT DES INVERSEURS COMME COMPARATEURS
3.3.5 SYNTHÈSE DES CAN
3.4 CONCLUSION
CHAPITRE 4 CONVERTISSEUR NUMÉRIQUE-ANALOGIQUE FLASH BASÉ SUR LES CELLULES NORMALISÉES
4.1 INTRODUCTION
4.2 ARCHITECTURE DU CNA PROPOSÉ
4.3 RELATION ENTRÉE-SORTIE DU CONVERTISSEUR
4.4 OPTIMISATION DU CNA
4.5 CONCEPTION DU CNA AU NIVEAU TRANSISTOR
4.5.1 RÉSULTATS DE SIMULATIONS
4.5.2 SENSIBILITÉ DU CNA AUX VARIATIONS DE PROCÉDÉ ET AUX MÉSAPPARIEMENTS
4.6 CONCLUSION
CHAPITRE 5 CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE FLASH BASÉ SUR LES CELLULES NORMALISÉES
5.1 INTRODUCTION
5.2 ARCHITECTURES DE CONVERTISSEURS CAN A 3 BITS PROPOSEES
5.2.1 PREMIERE APPROCHE DE CONCEPTION DU CAN A 3 BITS
5.2.1.1 ARCHITECTURE CAN A 3 BITS
5.2.1.2 AUTRE CONFIGURATION DU CAN A 3 BITS AVEC LINEARITÉ AMELIORÉE
5.2.1.2.1 OPTIMISATION DE LA NOUVELLE ARCHITECTURE DU CAN
5.2.1.2.2 SENSIBILITÉ DU CAN AUX VARIATIONS DE PROCÉDÉ, DE TEMPÉRATURE ET D’ALIMENTATION
5.2.2 DEUXIEME APPROCHE DE CONCEPTION DU CAN A 3 BITS
5.2.2.1 ARCHITECTURE CAN A 3 BITS
5.2.2.2 CONCEPTION DU CAN À 3 BITS AU NIVEAU TRANSISTOR
5.2.3 CONCEPTION DU CAN SUR UNE GRANDE PLAGE DYNAMIQUE
5.2.3.1 ARCHITECTURE DE CAN PROPOSÉE
5.2.3.2 ANALYSE THEORIQUE DU CAN PROPOSÉ
5.2.3.3 RESULTATS DE SIMULATION
5.3 CONCLUSION
CHAPITRE 6 ARCHITECTURE ET IMPLÉMENTATION DU CAN FLASH À 4 BITS
6.1 INTRODUCTION
6.2 ARCHITECTURE DU CAN A 4 BITS
6.2.1 RESULTATS DES SIMULATIONS
6.2.2 COMPARAISON DU CAN PROPOSE AVEC CEUX DE LA LITTERATURE
6.3 DESSIN DES MASQUES ET IMPLEMENTATION DU CAN A 4 BITS
6.3.1 TESTS SUR PUCE
6.3.1.1 ANALYSE STATIQUE
6.3.1.2 ANALYSE DYNAMIQUE
6.3.1.3 PLAGES DE VARIATION
6.3.1.4 RESUME DES PERFORMANCES
6.4 CONCLUSION
CHAPITRE 7 APPLICATION DU CNA PROPOSÉ 
7.1 INTRODUCTION
7.2 APPLICATION DU CNA DANS LA REDUCTION DE LA GIGUE DU FRPS
7.2.1 BREF APERÇU SUR LE FRPS
7.2.2 RÉDUCTION DE LA GIGUE CRÊTE-À-CRÊTE SUR LE FRPS
7.2.2.1 ARCHITECTURE DU SYSTEME DE REDUCTION DE LA GIGUE
7.2.3 RESULTATS ISSUS DE LA SIMULATION ET DU FPGA
7.2.3.1 RÉSULTATS DE LA SIMULATION
7.2.3.2 RESULTATS EXPERIMENTAUX
7.3 CONCLUSION
CHAPITRE 8 CONCLUSIONS GÉNÉRALES ET PERSPECTIVES