Environnement radiatif atmosphérique

Table des matières

INTRODUCTION
CHAPITRE 1 NOTIONS DE BASE
1.1 Environnement radiatif naturel
1.1.1 Environnement radiatif spatial
1.1.2 Environnement radiatif atmosphérique
1.2 Effets des radiations sur les circuits électroniques : les événements singuliers
1.2.1 Événements singuliers
1.3 Architecture des FPGA à base de SRAM
1.3.1 FPGA à base de mémoire SRAM (Static Random Access Memory)
1.3.2 FPGA à base de mémoire Flash
1.3.3 FPGA à base d’anti-fusibles
1.3.4 Architecture détaillée des FPGA à base de SRAM de la famille Virtex-5
1.4 Techniques d’injection de pannes
1.5 Techniques de mitigation
1.5.1 Triplication Modulaire (Triple Modular Redundancy TMR)
1.5.2 Reconfiguration “Scrubbing”
1.6 Conclusion
CHAPITRE 2 REVUE DE LITTÉRATURE
2.1 Effets des évènements singuliers sur toutes les ressources des FPGA à base de SRAM (routage, logique et IOB)
2.2 Effets des évènements singuliers sur les blocs d’entrée/sortie (IOB) des FPGA à base de SRAM
2.3 Conclusion
CHAPITRE 3 GÉNÉRATION DES PANNES DE DÉLAIS DANS LES BLOCS D’ENTRÉE/SORTIE DES FPGA À BASE DE SRAM
3.1 Injection de pannes par émulation
3.2 Résultats d’émulation
3.3 Expériences d’irradiation
3.4 Premiers résultats d’irradiation
3.5 Comparaison des résultats d’irradiation avec les résultats d’émulation
3.6 Distribution des ODC sur les IOB
3.7 Portabilité de notre méthodologie de détection de délai
3.8 Conclusion
CHAPITRE 4 MODÈLE DE PANNES DE DÉLAIS
4.1 Modèles analytiques
4.1.1 Modèle logique d’un oscillateur en boucle et quelques définitions
4.1.2 Modèle RC d’un inverseur CMOS
4.1.3 Modèle RC de l’oscillateur en boucle et modèles de pannes de délai
4.2 Simulations HSPICE
4.3 Expériences d’émulation
4.4 Conclusion
CHAPITRE 5 OBSERVATIONS SUR L’IMPACT DES RADIATIONS SUR LA ROBUSTESSE DE QUELQUES TECHNIQUES DE MITIGATION À L’INTÉRIEUR DES BLOCS D’ENTRÉE/SORTIE DES FPGA À BASE DE SRAM
5.1 Distribution des délais
5.2 Observations sur la robustesse des TMR face aux radiations dans les IOB des FPGA à base de SRAM
5.3 Effet mémoire
5.4 Conclusion
CONCLUSION
RECOMMANDATIONS
ANNEXE I INTERFACE D’INJECTION DE PANNES
ANNEXE II PREMIÈRE LISTE DE BITS DE CONFIGURATION
ANNEXE III DEUXIÈME LISTE DE BITS DE CONFIGURATION
LISTE DE RÉFÉRENCES BIBLIOGRAPHIQUES