Soutenance mémoire
Ce mémoire traite un sujet de fiabilité spécifique aux composants électroniques modernes. Afin de mieux comprendre la problématique étudiée dans ce travail, une introduction sur le contexte industriel du secteur de l’électronique va tout d’abord être développée. Depuis le XX’s l’impressionnante entrée de l’électronique dans nos modes de vie est très marquée. Cette omniprésence de l’électronique a pour origine un boom technologique basé sur les technologies semiconducteurs. Ce rapide avancement est dû tout d’abord au coût très faible de ces matériaux. Cependant le progrès technologique comporte deux principales forces motrices, la miniaturisation des composants [1] ainsi que la diversification des applications et fonctionnalités [2]. Jusqu’à présent le marché du semiconducteur est regi par la loi de Moore [1] qui annonce une complexité doublant tous les deux ans. La réduction des composants impliquant une diminution du prix des produits permet de financer la recherche ainsi que de dégager de larges bénéfices. Cependant, cette course à l’intégration des composants entraîne une forte complexité des solutions techniques à développer pour continuer le processus. Le revers du succès de cette poussée vers la miniaturisation est la sensibilité accrue des circuits intégrés (ICs) aux problèmes de fiabilités. Les décharges électrostatiques (ESD) constituent une des principales menaces nuisant à la fiabilité des composants [3, 4]. Depuis plus de 30 ans, la protection des ICs envers ces phénomènes naturels pose un réel défi pour les fabricants. Pour enrayer les défauts générés par les ESD sur les ICs, des éléments de protection sont implantés directement dans les puces. Sans ces éléments de protection, les ICs fabriqués dans les procédés technologiques récents de type Complementary Metal Oxyde Semiconductors (CMOS) pourraient difficilement éviter les décharges ESD, ce qui engendrerait des dommages irréversibles aux circuits ainsi qu’un rendement de production quasiment nul. De plus, la fiabilité des produits se doit d’être garantie hors des sites protégés pour les utilisateurs finaux et ce sur le long terme. Les cellules CMOS élémentaires (transistors à effets de champs nFET et pFET) comportent un film diélectrique isolant intervenant dans le contrôle des caractéristiques électriques du composant. Cette couche d’oxyde est principalement le dioxyde de silicium (SiO2) ou un dérivé nitruré (SiOxN) grâce à leurs facilités de fabrication et à leurs propriétés isolantes. La miniaturisation des ICs provoque la réduction des dimensions des transistors ainsi que la réduction de cette couche d’oxyde. Dans les technologies avancées l’épaisseur de ce film d’oxyde (Tox) approche maintenant la limite de 10 Angstrom (4 mono couches atomiques). Il est donc facile d’envisager la sensibilité extrême de ces couches d’oxyde minces vis à vis de décharges délivrant plusieurs Ampères et causant d’énormes surtensions. Dans ce contexte les conditions restrictives imposées par les procédés technologiques et par la complexité croissante des systèmes (mixité des blocs analogiques et numériques, multiplication des domaines d’alimentation, performances, applications haute fréquence, température,…) entraînent un défi considérablement accru pour le développement de produits robustes aux ESD.
Synthèse des principaux résultats au cours de la thèse
Nouvelle méthodologie de caractérisation des oxydes de grille minces dans le régime ESD
La première motivation de notre étude concerne la dépendance temporelle du claquage du diélectrique (TDDB) en tentant de répondre à la question qui reste toujours ouverte sur l’origine des mécanismes de claquage du diélectrique mince sous contraintes électriques à tensions constantes (CVS) pour des conditions de forts champs et pour des temps ultra-courts. Ceci représente en effet une des caractéristiques des décharges électrostatiques.
La forte augmentation du phénomène de claquage dans les oxydes minces induit par les décharges électrostatiques dans les technologies actuelle [3, 4, 6, 7] génère le besoin de comprendre avec exactitude ces mécanismes et leurs facteurs d’accélération. La fiabilité des oxydes de grille est le sujet d’une intense recherche dans les régimes de basse tension à l’aide de stress à long terme [8, 9, 5, 10, 11, 12, 13]. Cependant ce thème est toujours ouvert dans le domaine des ESD et l’on peut se demander si les différents mécanismes de claquage ont une même origine. Un apport majeur de nos travaux est l’étude du claquage intrinsèque des oxydes minces sur une large gamme d’épaisseur d’oxyde, de 7 nm jusqu’à 1.1 nm, en fonction du temps de stress dans un intervalle qui varie du régime DC jusqu’aux nanosecondes. Contrairement aux rares études menées jusqu’à présent pour la modélisation du TDDB vers le régime temporel des ESD [14, 15, 16], une approche purement expérimentale a été effectuée de manière continue sur la totalité du domaine temporel et des épaisseurs d’oxyde de grille. Nous avons ainsi établi avec précision l’évaluation des paramètres d’accélération du modèle de claquage des oxyde minces basé sur 8 différentes épaisseurs d’oxyde et sur un vaste régime temporel couvrant 16 ordres de grandeur. Une partie essentielle de ce travail a donc été une pré-étude portant sur l’influence de la méthodologie de stress et des structures de test ainsi que sur l’extraction exhaustive des paramètres ayant un impact sur le claquage des oxydes.
Banc expérimental et méthodologie de mesures
Le banc expérimental mis au point pour la caractérisation des oxydes de grille est basé sur un générateur de pulses Agilent (8114A) pouvant générer des stress rectangulaires de 20 ns jusqu’à 1 s, Figure 1. Le système de mesure utilise une méthodologie indépendante de stress et de mesure de type Kelvin. Une méthodologie de stress CVS (stress à tension constante) est appliquée pour la détermination du TDDB plutôt que la méthode traditionnelle VRS (rampe de tension à durée de stress constant) classiquement utilisée dans le cadre de caractérisation ESD. Les échantillons ont été stressés en configuration capacité avec la source, le drain et le substrat (bulk) connecté ensemble afin d’opérer un stress homogène sur l’oxyde de grille.
Modélisation de la nature statistique du claquage des oxydes de grille minces
Des études statistiques sur un large nombre de structures ont permis de vérifier la continuité du modèle statistique de la dégradation de l’oxyde de grille proposé par le modèle de percolation [5] dans le domaine de temps de la nanoseconde. Ce modèle consiste à décrire la création d’un chemin de percolation à travers la couche d’oxyde basé sur la génération aléatoire de défauts dans l’oxyde. La probabilité cumulée de génération de défauts en fonction du temps de claquage est décrite par la loi statistique de Weibull .
Contrairement aux idées reçues, pendant un stress ESD, le claquage intrinsèque des oxydes minces en configuration capacité ne résulte pas de phénomènes localisés dus à l’application de fort champs confinés ou à des effets de bords. Dans le cas de décharges électrostatiques, l’hypothèse de la génération d’un chemin de percolation dans l’oxyde de grille décrit comme un phénomène stochastique reste valable, impliquant une probabilité de défaillance aléatoire du film d’oxyde en fonction de la surface active de l’oxyde stressé. Ceci démontre la sensibilité accrue des surfaces d’oxyde importante vis à vis des sur-tensions mises en cause lors d’événements ESD. D’autre part une étude sur les différentes procédures de caractérisation a révélé directement l’aspect dangereux de la nature cumulative de la dégradation de l’oxyde à travers des stress répétitifs. Une comparaison entre les différentes méthodes de stress réalisée sur de larges statistiques d’échantillons a permis de distinguer la réduction du temps au claquage induite par ces effets de stress cumulés.
Modélisation du temps au claquage des oxydes de grille minces vers le régime ESD
Les effets induits par les diverses méthodologies de stress ainsi que par les effets parasites de layout sont présentés dans le chapitre 4. Pour la caractérisation du claquage de l’oxyde, les règles proposées par les laboratoires de recherche sur la fiabilité des procédés technologiques dans le long terme restent valables, à savoir l’utilisation de petites structures de test avec un layout optimisé concernant les résistances parasites [17, 18, 19]. Basé sur des stress CVS appliqués sur de nombreux échantillons (minimum 45 structures par niveau de stress) dans le domaine DC et ESD, une corrélation des temps aux claquages prélevés pour 63,2% de défaillance cumulé (T63%) .
Une caractérisation complète du TDDB en fonction du type du dispositif et en fonction de la polarité permet d’établir la généralisation de la description du claquage de l’oxyde à travers une loi de puissance possédant deux différents domaines d’accélération. Dans les résultats, un coude est très clairement aperçu aux alentours de 5-6 V comme le montre la Figure 5. Une explication physique sur la valeur de cette tension de transition est discutée en fonction des différents modes de dégradation de l’oxyde basé sur la libération de l’énergie maximale des électrons à l’anode de l’isolant stressé. En dessous de cette valeur, le facteur d’accélération (exposant n de la loi de puissance) est élevé impliquant une sensibilité encore plus accrue des oxydes minces vis à vis des stress ESD. La nature cumulative de la dégradation des oxydes est quantifiable grâce à cette modélisation du claquage par la loi de puissance en tension. L’intensité de l’impact d’un stress sur l’oxyde est dépendant du facteur d’accélération. Nous avons montré que le niveau d’un stress ESD au delà de 90 % de la tension de claquage induit une réduction significative de la durée de vie de l’oxyde de grille.
Une hiérarchisation de la robustesse en fonction du type du dispositif et de la polarité est observée comme le montre la Figure 7. Le cas des dispositifs nFETs stressés en régime d’inversion constitue le pire cas de dégradation. Ceci mène à des directives ESD directes concernant la définition des cellules standards dans les technologies CMOS sub-microniques. Par example ceci affecte tout particulièrement le choix des capacités de type buffer basées sur les oxydes minces ainsi que le choix de leurs polarisation [21]. Cette généralisation du modèle de claquage permet l’élaboration d’un outil d’extrapolation puissant et intéressant pour les développeurs de protections ESD.
Une alternative à la caractérisation dans le régime des nanosecondes peut être basée sur l’extrapolation des données acquises par les laboratoires de fiabilité qualifiant les durées de vie des procédés technologiques. Cependant les conditions de stress sont très différentes et demandent des extrapolations extrêmes en température et en tension. En effet les conditions de stress sont effectués à 140 ◦C pour les tests de fiabilité.
|
Table des matières
I)INTRODUCTION
II) GENERALITES
III) METHODOLOGIE
IV) RESULTATS
V) COMMENTAIRES ET DISCUSSION
VI) CONCLUSION
VII) REFERENCES
ANNEXES
RESUME
