Soutenance mémoire
L’industrie de la microélectronique continue de suivre la loi de Moore, qui prévoit que la surface des circuits intégrés doit être réduite de moitié tous les deux ans. Ceci se traduit par une division par 2 de la surface occupée pour les composants logiques comme les transistors MOS, mais aussi pour les points mémoires. Ces derniers peuvent être composés de plusieurs transistors (SRAM) ou plusieurs dispositifs (une DRAM qui est composée d’un transistor et d’une capacité).
Les mémoires sont classées dans 2 familles distinctes :
• Les mémoires volatiles qui perdent l’information stockée une fois l’alimentation coupée, et peuvent être statique (SRAM) ou dynamique (DRAM). Elles sont utilisées comme mémoire vive et/ou cache dans tout système microélectronique, et sont donc proches du microprocesseur.
• Les mémoires non volatiles qui gardent l’information stockée indéfiniment même lorsqu’elles sont hors alimentation. Elles sont utilisées comme mémoire secondaire dans tout système microélectrique et permettent de stocker une grande quantité d’information mais avec des temps d’accès élevés.
La latence causée par les interactions entre le microprocesseur et la mémoire est devenue tout aussi importante, sinon plus, pour la performance du système entier que la vitesse des circuits logiques. Pour résoudre cela, les mémoires sont organisées en hiérarchie. Partant d’une mémoire centrale pouvant stocker un très grand nombre de données mais avec des temps d’accès élevés (> ms) à la mémoire cache pouvant stocker un nombre très limité de données mais un temps d’accès court (~ns/µs) comparable au temps d’exécution d’une instruction par le microprocesseur. Puisque que les mémoires caches sont les plus proche du microprocesseur, leur densité d’intégration et leur vitesse d’accès doivent d’être maximisées. Pour les processeurs multicœurs et multithreads d’aujourd’hui, le défi majeur est d’avoir une mémoire cache à forte densité d’intégration avec une faible consommation d’énergie tout en maintenant un faible temps d’accès. Traditionnellement, la mémoire SRAM était utilisée couramment pour la mémoire cache car elle permettait d’avoir des temps d’accès rapides. Cependant, étant constitué de six transistors, elle occupe une surface substantielle sur la puce et consomme un courant important.
LES CELLULES MÉMOIRES DYNAMIQUES
Les technologies mémoires
L’industrie des technologies de l’information et communication est toujours en évolution, partant d’un ordinateur en poste fixe pour effectuer des simples opérations localement ; il a fallu attendre l’arrivée d’internet en 1960 pour pouvoir effectuer des opérations en mode non local. L’avènement de l’internet a non seulement permis de rendre possible des opérations sur des données à distance et en temps réel, mais aussi l’apparition de dispositifs digitaux. Grâce à la digitalisation de l’industrie des technologies de l’information et communication il est alors désormais possible d’avoir des dispositifs dits intelligents : les smartphones, smart TV, GPS, appareils photos numériques, montre connectée et bien d’autres. Aujourd’hui, nous sommes à l’aire de : l’intelligence artificielle, la réalité virtuelle/augmenté, et l’internet des objets.
(i) L’intelligence artificielle : une définition claire de cette thématique ne s’aurait être exhaustive, mais elle s’inscrit dans le développement de technologies qui imitent le comportement humain. Ces technologies touchent : l’énergie, l’agriculture, la fabrication d’objets, la logistique, la santé, la construction, les transports et presque toutes les autres industries imaginables.
(ii) La réalité virtuelle est une simulation ou une reproduction artificielle générée par ordinateur, d’un environnement ou d’une situation de la vie réelle. Il donne à l’utilisateur le sentiment de vivre directement la réalité simulée, principalement en stimulant sa vision et son audition. Cependant, la réalité augmentée est une technologie qui superpose les améliorations générées par ordinateur au-dessus d’une réalité existante afin de la rendre plus significative grâce à la possibilité d’interagir avec celle-ci. La réalité augmentée est développée en applications, et est utilisée sur les appareils mobiles pour intégrer des composants numériques dans le monde réel, de manière qu’ils se renforcent mutuellement, tout en pouvant être différenciés facilement.
(iii) L’internet des objets est un système d’interfaces informatiques, de machines et d’objets numériques reliés entre eux, dotés d’identifiants uniques et permettant de transférer des données sur un réseau sans nécessité l’interaction de l’Homme/ordinateur.
Pour la mise en œuvre de ces trois nouveaux axes technologiques (i, ii, et iii), les dispositifs électroniques mis en jeu devront nécessairement, traiter de l’information ensuite la transférer. Il est alors important de pouvoir stocker temporairement ou à long terme l’information dans ces dispositifs, d’où une nécessité grandissante en besoin de mémoire dans l’industrie des technologies de l’information et de la communication. Aujourd’hui, l’idéal serait d’avoir mémoire unique pouvant être utilisée par n’importe quels dispositifs électroniques. Cette mémoire doit répondre au cahier de charges suivants : avoir une haute densité d’intégration, avoir des vitesses de programmation et de lecture les plus élevées possibles, pouvoir stocker l’information le plus longtemps possible, on parle de mémoire universelle [Bawedin 11]. De nos jours, une mémoire qui répond à tous ces critères n’existe pas, mais deux catégories de mémoires issues de la technologie CMOS (Complementary Metal Oxyde Semiconducteur) sont utilisées : les mémoires dites volatiles (V) et les mémoires non volatiles (NV) [ITRS 15]. Les mémoires volatiles (V) perdent l’information une fois l’alimentation électrique coupée, et les mémoires non volatiles (NV) ne perdent pas l’information même hors alimentation électrique. Ces architectures mémoires dites RAM pour Random Access Memory, se distinguent aussi par leur temps d’accès, leur encombrement, et leur coût de fabrication imposant ainsi des compromis pour leur utilisation. En effet, pour répondre aux exigences requises par les nouveaux axes technologiques, les dispositifs électroniques doivent avoir une vitesse de calcul quasiment instantanée, et ceci est garanti par un processeur (CPU : Central Processor Unit) ultra performant. Cependant, l’élément qui limite la vitesse des executions du calcul d’un processeur est le temps d’accès à la mémoire. Pour réduire autant que possible cette latence, [Ghetti 18]. Les mémoires à très forte densité d’intégration (NV) ont un temps d’accès élevé, c’est pourquoi elles sont éloignées du processeur. Plus on se rapproche du processeur, les temps d’accès diminuent mais au prix d’une faible densité d’intégration et un coût élevé de fabrication (V).
Mémoires Non Volatiles
Elles sont essentiellement dominées par la technologie ‘Flash’, qui est constituée d’un transistor servant à la fois de stockage (piégeage de la charge dans une grille flottante) et de moyen d’accès à l’information. Mais, puisque la mémoire flash commence à atteindre ses limites en termes de miniaturisation, aujourd’hui de nouvelles cellules mémoires nonvolatiles et non-conventionnelles dites mémoires émergentes [Guy 15] sont proposées, pour pouvoir combler le gap existant entre la Flash et les mémoires volatiles. Pour ces mémoires, le principe de stockage de l’information n’est pas basé sur le ‘piégeage’ de la charge, mais sur le changement de propriétés du matériau. De ces mémoires émergeantes deux technologies sont déjà en phase de commercialisation : la MRAM et la PCRAM. La MRAM (Magnetic RAM) a été fabriquée par Intel [Golonzka 18] et GlobalFoudries [Lee 18] pour des applications liées á l’intelligence artificielle et l’internet des objets qui demandent une faible consommation énergique. La PCRAM (Phase Change RAM) est proposée par STmicroelectronics [Arnaud 18] principalement pour le marché de l’automobile car cette architecture mémoire démontre une forte endurance après de multiple cycles de lecture et une intégrité de l’information stockée sur plusieurs années, et sous une température de 150°C [Ghetti 18].
|
Table des matières
Introduction générale
CHAPITRE I : LES CELLULES MÉMOIRES DYNAMIQUES
I.1. Les technologies mémoires
I.1.1 Mémoires Non Volatiles
I.1.2 Mémoires Volatiles
I.1.2.1. Cellule SRAM
I.1.2.2. Cellule DRAM
I.1.3 Point mémoire
I.1.4 Description d’un point mémoire sous matrice
I.2. Mémoires Dynamiques 1T − 1C
I.2.1. Réduction des dimensions du transistor d’accès
I.2.2. Réduction des dimensions de la capacité de stockage
I.3. La cellule mémoire 1T − DRAM
I.3.1. Transistor MOSFET
I.3.1.1. Architecture BULK
I.3.1.2. Transistor MOSFET PDSOI
I.3.1.3. Transistor MOSFET FDSOI
I.3.1.4. Transistor MOSFET NANOFIL
I.3.2. Mémoires 1? − ????
I.3.2.1. Programmation du ‘1’ : Ionisation par Impact (II)
I.3.2.2. Programmation du ‘1’: transistor à jonction bipolaire (BJT)
I.3.2.3. Programmation du ‘1’ : boucle de rétroaction positive de la tension seuil du transistor (VTH)
I.3.2.4. Programmation du ‘1’ : Effet Tunnel Bande à Bande (?2?)
I.3.2.5. Programmation du ‘0’ ou Effacement
I.4. Pourquoi l’architecture A2RAM comme 1T − DRAM
I.4.1. Mémoire Z-RAM
I.4.2. Architecture mémoire 1? − ???? de type FDSOI
I.4.2.1. Architecture mémoire MSDRAM
I.4.2.2. Architecture mémoire ARAM
I.4.2.3. Architecture mémoire ?2???
I.5. Conclusion
CHAPITRE II : DESCRIPTION DU FONCTIONNEMENT ELECTRIQUE D’UN POINT mémoire A2RAM VIA SIMULATIONS TCAD
II.1. Stratégie de simulation
II.1.1 Description du logiciel de simulation
II.1.2 Structure ?2??? simulée
II.1.3 Chronogramme de tensions pour l’étude de la mémoire ?2???
II.1.4 Définition des modèles physiques pour la simulation électrique d’opérations mémoires
II.1.5 Analyse des opérations mémoires par simulations TCAD
II.1.6 Comparaisons entre résultats de simulation TCAD et caractérisation électrique
II.2. Analyse de la sensibilité des performances mémoires : variation des polarisations
II.2.1 Variation des tensions de grille face avant et de drain pendant la programmation : VgW1 et VdW1
II.2.2 Variation de la tension de grille face avant pendant la phase de maintien : VgHold
II.2.3 Variation de la tension de grille face avant pendant la lecture : VgRead
II.2.4 Variation des tensions de grille face avant pendant la lecture et la phase de maintien avec VgRead=VgHold
II.2.5 Variation de la tension de drain pendant la lecture : VdRead
II.2.6 Variation de la polarisation de grille arrière Vb
II.2.7 Variation de la tension de grille face avant pendant l’effacement : VgErase
II.3. Conclusion
CHAPITRE III : OPTIMISATION DE LA CELLULE A2RAM PAR UNE ETUDE DE SENSIBILITE TCAD
III.1. Mise en évidence du nouveau mécanisme de programmation de l’état ‘1’ dans cellule A2RAM
III.1.1. Présentation du nouveau mécanisme de programmation de l’état ‘1’
III.1.2. Impact des modèles de transport de la charge sur le nouveau mécanisme d’écriture de l’état ‘1’
III.1.3. Tentative de mise en évidence expérimentale du nouveau mécanisme de programmation de l’état ‘1’ de l’?2???
III.2. Étude des variations des paramètres technologiques d’A2RAM sur ses performances
III.2.1. Réduction de la longueur de la grille (Lg)
III.2.2. Variation de l’épaisseur d’oxyde de la grille face avant (EOT)
III.2.3. Variation de l’épaisseur du body : Tbody
III.2.4. Variation de l’épaisseur du bridge : Tbridge
III.2.5. Variation du dopage du bridge : Nbridge
III.3. D’autres voies d’optimisation de performances de l’A2RAM
III.3.1. Intégration d’une mono couche de bore pur dans une cellule ?2??? : la structure ?2??? B++
III.3.2. Hétérostructures et performances mémoires de l’?2??? : cas du SiGe
III.4. Conclusion
CHAPITRE IV : EVALUATION DU PROFIL DE DOPAGE PAR CARACTERISATION ELECTRIQUE DANS UNE CELLULE A2RAM
IV.1. Technique d’extraction des paramètres technologiques de l’A2RAM
IV.1.1. Étude de la caractéristique Cgg-Vg de la cellule ?2???
IV.1.2. Extraction du dopage du bridge
IV.1.3. Extraction de l’épaisseur du body et du bridge
IV.2. Validation expérimentale de la technique de caractérisation du profil de dopage de la cellule A2RAM
IV.2.1. Description des échantillons mesurés
IV.2.2. Extraction de profils de dopage sur des échantillons A2RAM par caractérisation électrique
IV.2.3. Analyse des performances mémoires ?2???
IV.3. Conclusion
Conclusion générale
