Modélisation et simulation des connexions intra et inter systèmes électroniques

Téléphones portables, tablettes,… les appareils électroniques connectés et communicants envahissent notre quotidien. Le marché des systèmes électroniques a connu un essor technologique et commercial fulgurant ces dernières années. En effet, depuis l’invention du transistor, le secteur des technologies est engagé dans une course à la performance : composants et systèmes plus rapides, plus petits, moins énergivores, moins chers, … Ces performances accrues sont nécessaires afin de répondre aux attentes des consommateurs toujours plus exigeants en terme de fonctionnalités. Afin d’affronter une concurrence toujours plus féroce, les constructeurs sont contraints notamment de réduire les temps de conception pour être les premiers à proposer de nouveaux produits sur le marché. Le nombre de composants par circuit est passé, de manière très régulière, de quelques composants à la fin des années 50 à plusieurs millions aujourd’hui. L’évolution technologique vise toujours à augmenter la densité d’intégration et réduire les dimensions des transistors en utilisant de nouveaux concepts architecturaux : system on chip (SoC), system in package (SiP). On parle notamment d’intégration hétérogène dont un procédé majeur consiste à empiler des puces de différentes natures telles que circuits numériques, circuits analogiques, circuits de puissance, capteurs, composants RF, diodes, etc. en utilisant de courtes interconnexions verticales. Une des conséquences de cette évolution est la complexité toujours croissante des circuits fabriqués. Le nombre de composants dans une seule puce augmente de jour en jour. Cette augmentation est déterminée conformément à la loi de Moore (doublement de transistors dans les circuits intégrés tous les deux ans depuis trente ans). Dans le même temps, la densité des connexions reliant transistors, composants, dispositifs augmente également proportionnellement. Les technologies numériques fonctionnent aujourd’hui à des fréquences de l’ordre du gigahertz (GHz). Cela induit des effets parasites non négligeables liés aux interconnexions : retards, problèmes de synchronisation, couplage et problèmes d’intégrité du signal pouvant être critiques pour les performances des systèmes. En conséquence, un circuit électronique peut ne pas répondre aux exigences nécessaires ou même ne pas fonctionner. Sachant que l’amélioration de produits dans la phase de conception est coûteuse, la prédiction exacte de ces effets est une nécessité pour les conceptions en hautes fréquences, d’où l’importance pour les concepteurs de pouvoir simuler le système en tenant compte de manière précise des interconnexions.

Evolution technologique des circuits intégrés : contexte général, évolution et tendances 

Depuis la découverte du premier transistor en 1947 par les Américains dans les laboratoires de Bell Labs [Bel51], les industriels de la microélectronique ont toujours eu en main la clé de la réussite : miniaturiser les transistors tout en les produisant massivement et à moindre coût. Ceci constitue un véritable challenge qui permet d’accroître la croissance technique et économique de l’industrie de la microélectronique. La microélectronique a réellement débuté en 1958, avec la réalisation du premier circuit intégré dans les laboratoires de Texas Instruments [Zha01]. Très rapidement, le nombre de transistors par puce a augmenté. Huit ans plus tard (en 1966), l’accroissement s’est fait de façon exponentielle, par un doublement tous les 18 mois. Ce rythme avait été remarqué par G. Moore, un des fondateurs de Intel, et prédisait que cette tendance continuerait pendant au moins 10 ans (d’où le nom de loi de Moore) [Moo65]. Cette loi de Moore, bien que purement empirique, s’est révélée étonnamment très proche de la réalité puisque le nombre de transistors par microprocesseurs a effectivement doublé tous les 18 mois. Depuis 1997, la loi de Moore est complétée par une « feuille de route internationale », qui prévoit l’évolution technologique. Ces prévisions, connues sous le nom d’ITRS (International Technologie Roadmap for Semiconductors), sont acceptées comme une référence par les concepteurs.

Du fait de l’augmentation de la densité d’intégration et de la réduction des dimensions des transistors, on parle de plus en plus de technologie submicronique. A titre d’exemple, les circuits de type SoC (System on Chip), contiennent des centaines de millions de transistors pour des fréquences de fonctionnement de l’ordre du GHz. Les circuits SoC ont la capacité d’intégrer un très grand nombre d’unités de calcul et de mémoires sur une seule puce. Néanmoins, ces architectures posent de nouveaux défis concernant les interconnexions entre les unités de calcul car, pour les futures générations technologiques, la mise à l’échelle impactera lourdement les performances des interconnexions globales en termes de débit, latence et consommation. Pour éviter de concevoir une très grande puce 2D intégrant toutes les fonctions nécessaires au circuit, très difficile et coûteuse à réaliser, les fabricants de circuit ont développé ces dernières années, une nouvelle méthode tridimensionnelle d’intégration appelée « intégration 3D ». Le principe de l’intégration 3D des systèmes se base sur un assemblage direct et dans la verticalité de puces pouvant être parfois très hétérogènes .

Les éléments d’une puce sont reliés par des interconnexions traversant le silicium (intrapuces), ces dernières sont l’élément stratégique de l’intégration 3D et permettront la connexion électrique d’une puce vers les autres et vers l’extérieur (inter-puces).

Parmi les avantages majeurs apportés par l’intégration 3D, on peut citer:
– Une réduction globale des longueurs d’interconnexions (les chemins pour connecter les différentes fonctions sur une puce peuvent être plus directs et éviter l’encombrement lié à la conception 2D)
– L’opportunité d’assembler des puces réalisées séparément et fortement hétérogènes
– Un gain en termes de coût de fabrication et de rendement (un défaut sur une grande puce 2D la condamne au rebut).

A terme, cette approche permet donc une augmentation globale de l’intégration, de la fiabilité (grâce à l’utilisation de puces réalisées avec des technologies matures), de meilleures performances électriques, une baisse de la consommation, un encombrement et des coûts de fabrication réduits. Cependant, derrière cette évolution spectaculaire se cache une révolution technologique. La réduction des tailles de circuits intégrés entraîne l’apparition de phénomènes liés aux interconnexions et particulièrement difficiles à ignorer.

Problématique des réseaux d’interconnexions

Evolution technologique des réseaux d’interconnexions 

On définit les interconnexions comme un ensemble de composants passifs permettant de relier entre eux des composants plus au moins éloignés au sein de systèmes électroniques ou de relier les systèmes eux-mêmes. La miniaturisation des transistors impose aux réseaux d’interconnexions une adaptation perpétuelle afin de permettre un bon fonctionnement des puces électroniques. Même si la taille des puces tend à peu varier, la forte croissance de densité des transistors nécessite un réseau d’interconnexions de plus en plus complexe : plus de connexions, des lignes plus longues ainsi qu’un nombre de niveaux de métallisation qui augmente.

Les problèmes électriques liés aux interconnexions 

Les progrès constants en miniaturisation des transistors et l’augmentation des performances sont les tendances principales dans l’évolution des circuits électroniques. Cela va entraîner une augmentation des effets indésirables et nuisibles au fonctionnement des circuits intégrés et avoir des conséquences directes sur l’intégrité des signaux [Deu97].

Les dégradations du signal dans les interconnexions électriques sont l’un des principaux facteurs limitant la performance des systèmes électroniques à grande vitesse.  Parmi ces phénomènes on peut citer :

L’atténuation
L’atténuation est une manifestation générée par les phénomènes de propagation électromagnétique. L’atténuation se manifeste par une diminution de l’amplitude du signal de sortie par rapport à celle du signal d’entrée. Elle augmente en fonction de la fréquence, ce genre de phénomène est très pénalisant pour les circuits digitaux avec des signaux au spectre fréquentiel très élevé.

Le retard de propagation
Le retard de propagation (ou le délai de transmission) introduit par la présence d’une ligne d’interconnexion est un paramètre très important pour les concepteurs. Il constitue un des effets les plus génants des interconnexions. Il s’agit du temps que met le signal pour se propager d’une porte logique à une autre. Le temps de propagation d’un signal dépend de chaque partie du réseau de transmission (la porte logique, les interconnexions de la puce, le buffer de sortie, le packaging et les interconnexions entre les différents packages). Chaque constituant d’un tel réseau crée un retard supplémentaire dans la transmission du signal.

La diaphonie
La diaphonie, traduit le couplage électromagnétique provoqué par une ligne active sur une ligne inactive. A cause de la diaphonie, une interconnexion activée par un signal (appelée agresseur) peut venir perturber l’interconnexion voisine au repos logique (appelée victime) [Tan99]. Les couplages diaphoniques se traduisent par l’apparition de tensions parasites sur la ligne agressée et peuvent entraîner par exemple des erreurs logiques .

Les dépassements
Les dépassements sont plus importants sur les lignes à fort caractère inductif et faible caractère résistif. Ils entraînent une modification de la pente des fronts du signal et potentiellement du retard.

La déformation
La déformation du signal (à part celle due à la diaphonie) fait que ce dernier n’a pas le temps d’atteindre son niveau maximal. Elle est due au caractère résistif et capacitif de la ligne, les lignes longues entraînant, en général, les déformations les plus importantes. Les concepteurs doivent prendre en compte ces effets dès les premières phases de conception pour assurer le bon fonctionnement de leur circuit. Les interconnexions intra et inter systèmes électroniques ne peuvent plus actuellement être considérées comme neutres dans un système. Elles peuvent exister à des niveaux variés de la hiérarchie de conception de circuits, comme suggéré par la figure I.4. Elles sont présentes sur les puces, les modules multi – puces MCM (Multi Chip Module), les circuits imprimés PCB (Printed Board Circuit), les systèmes sur puces SOC (System on Chip), les systèmes en boitier SIP (System in Package), etc….

Table des matières

Introduction générale
Chapitre I : Interconnexions intra et inter systèmes électroniques : problématique et modélisation
I.1. Introduction
I.2. Evolution technologique des circuits intégrés : contexte général, évolution et tendances
I.3 Problématique des réseaux d’interconnexions
I.3.1 Evolution technologique des réseaux d’interconnexions
I.3.2. Les problèmes électriques liés aux interconnexions
I.4. Objectif des travaux de recherche
I.5. Modélisation des interconnexions
I.5.1. Les équations de Maxwell
I.5.2. Equations des télégraphistes
I.5.3. Modélisation 3D (extraction de paramètres RLCG)
I.5.4. Modélisation PEEC
I.5.5. Bilan sur les modèles classiques d’interconnexion
I.6. Réduction d’ordre des modèles d’interconnexion
I.6.1. Méthodes utilisant des représentations d’état
Modèle de ligne d’interconnexion RLC
Réduction par projection sur un sous-espace de Krylov
Autres techniques
I.6.2. Méthode utilisant des mesures en fréquence
I.7. Travaux antérieurs menés au Lab-STICC
I.8. Méthode développée durant ce travail de thèse
I.8. Conclusion
Chapitre II : Approximation rationnelle à l’aide de fonctions orthogonales
II.1. Introduction
II.2. Définition des fonctions de Müntz-Laguerre
II.2.1. Cas particulier : les fonctions de Laguerre
II.3. Définition des fonctions de Kautz
II.4. Propriétés
II.4.2. Représentations temporelle et fréquentielle des fonctions de Kautz
II.5. Représentation sur la base des fonctions de Müntz-Laguerre
II.5.1. Détermination des spectres de Müntz-Laguerre
II.6. Représentation sur la base des fonctions de Kautz
II.6.1. Détermination des spectres de Kautz
II.7. Exemples de modélisation
II.7.1. Exemple d’un câble sous-marin
II.7.2. Exemple d’un circuit à ligne RC
II.7.3. Exemple d’une ligne de transmission
II.8. Conclusion
Chapitre III : Réduction d’ordre des modèles
III.1. Introduction
III.2. Méthodes de réduction d’ordre
III.2.1. Formulation du problème de réduction
III.2.2. Méthodes antérieures
III.2.3. Méthode de réduction développée durant la thèse
III.3. Méthode de réduction utilisant les fonctions de Müntz-Laguerre (MLOR)
III.3.1. Construction d’un ensemble de fonctions relatives à sfˆ
III.3.2. Construction du modèle réduit
III.3.3. Optimisation des coefficients kq
III.3.4. Calcul du spectre des fonctions sfkˆ
III.4. Méthode de réduction utilisant les fonctions de Kautz (KOR)
III.4.1. Construction d’un ensemble de fonctions relatives à sfˆ
III.4.2. Construction du modèle réduit
III.4.3. Optimisation des coefficients k q
III.4.4. Calcul du spectre des fonctions g s kˆ
III.5. Quelques exemples académiques d’application de la méthode de réduction
III.5.1. Exemple de Lucas
III.5.2. Exemple d’un câble sous-marin
III.5.3. Exemple de Lepschy
III.5.4. Exemple de Spanos
III.5.5. Exemple de Hyland
III.5.6. Bilan et comparaison
III.5.7. Préservation de la stabilité
III.6. Extension de la méthode de réduction aux systèmes MIMO
III.7. Conclusion
Chapitre IV : Mise en œuvre et application
IV. Introduction
IV.1. Exemple d’une ligne de transmission
IV.2. Exemple de 5 lignes couplées
IV.3. Exemple d’un réseau RLC en arbre
IV.4. Exemple d’un boîtier StratEdge
IV.5. Conclusion
Conclusion générale

Télécharger le rapport complet