Soutenance mémoire
Dispositifs MOS haute tension pour des applications RF de puissance
Les composants de puissance au silicium sont les dispositifs actifs du contrôle et de la conversion de l’énergie électrique. Ils se différencient des autres composants dits « de signal » par la nécessité de supporter des tensions élevées et de conduire des courants importants, leurs contraintes d’utilisation ou de montage sont spécifiques vis-à-vis des aspects thermiques, mécanique, connectique et d’encapsulation. Aujourd’hui, les applications haute tension se développent fortement et deviennent un enjeu important pour les consommateurs. Ainsi, l’industrie du semi-conducteur doit répondre à la demande de produits conçus avec un nombre croissant de fonctions, toujours plus complexes, mais accessibles au consommateur moyen. La solution de rassembler plusieurs systèmes dans une seule puce vient répondre à ces attentes de consommation, de volume et de coût. La disponibilité de technologies silicium CMOS performantes permet à présent d’envisager un développement complet sur une même puce. La Figure 1.4 présente l’évolution des différents dispositifs de puissance et leurs domaines d’applications selon la puissance et la fréquence ; on peut les classer en trois catégories [Nak08] :
• Les dispositifs fonctionnant à une puissance élevée : ce sont des composants bipolaires comme le thyristor GTO (Gate Turn-off Thyristor).
• Les dispositifs fonctionnant à une fréquence élevée : ce sont des composants unipolaires comme les transistors MOS.
• Les dispositifs fonctionnant à des fréquences médianes : ce sont des composants mixtes, tels que l’IGBT (Insulated Gate Bipolar Transistor).
Développement d’une nouvelle structure (SHE2) pour optimiser l’extraction du profil thermique
En utilisant encore le principe de la résistance de grille, il est possible de définir un nouveau type de structure qui permet d’extraire le profil thermique généré par une source de chaleur unique. La nouvelle structure SHE2 [Hniki’09] est composée d’un MOS à deux accès de grille (GH et GL) et un accès de source (S1) pour extraire sa température. Le transistor se positionne au milieu de la zone d’active (correspondant au cas d’une source centrale pour un MOS interdigitée), en gardant une distance importante vis-à-vis de l’isolation à gauche et droite (on néglige les effets de bords et de l’isolation). Puis on met d’un seul coté de la source plusieurs doigts de grille jouant le rôle de thermomètres. La température étant plus importante à côté du transistor, il faut avoir une bonne précision de mesure à proximité de ce dernier. Il faut augmenter le nombre des doigts de grille à côté de la source. L’espacement entre les doigts de grille faisant fonction de thermomètre est ajusté de manière à avoir le plus de précision dans les zones de fort gradient thermique. On choisit pour les thermomètres les dimensions minimales offertes par la technologie (pas nécessairement celle du dispositif à étudier) de manière à accroitre la précision de la mesure (Figure 2.10 et Figure 2.11).
Application du modèle pour les cellules de puissance
Les différentes structures précédentes de petites dimensions (W et Nsource) ont permis d’extraire et de valider le modèle du dispositif. Le but est maintenant de l’appliquer dans le cas des dispositifs larges tels ceux présents dans les cellules de puissance. On se souvient qu’avec un modèle de Rth trop simple, la reproduction du comportement des gros dispositifs n’était possible que si l’on modifie le modèle dans le cas de cellules de puissance. Ici, on s’intéresse au cas de la conception d’un amplificateur de puissance nécessitant la mise en parallèle de plusieurs transistors ; cela veut dire des NLDMOS possédant un grand nombre de sources et un développement de l’ordre du mm. Par exemple, pour concevoir un NLDEMOS de 1mm, il faut utiliser 4 blocs de 13 sources à Wpoly=10µm : cela fait au total, un NLDEMOS à 52 sources à modéliser. La Figure 2.52 présente la courbe Id(Vds) à Vgs =2,5 V d’un NLDMOS à 52 sources utilisé pour concevoir un amplificateur de puissance fonctionnant à 2GHz. Ce dernier résultat confirme la pertinence du modèle de Rth en fonction du nombre de sources, ainsi que la validité globale du modèle de l’auto-échauffement pour les petites et les grandes géométries.
Détermination des éléments parasites extrinsèques du modèle du transistor MOS
Il existe plusieurs procédures d’extraction dédiées au transistor MOS [Bra01] [Ras97] [Ras98] [Van01] [Dam88]. La majorité de ces éléments parasites répond à des lois d’échelle [Dan02] [Van01]. Pour extraire les éléments parasites extrinsèques du modèle du transistor MOS, il faut pouvoir les isoler. Pour cela, on se place dans le régime de fonctionnement dit “à froid” (c’est-à-dire à Vds=0). Ceci permet de négliger la partie intrinsèque [Diam82] [Lov94]. Ensuite, il faut les représenter en fonction des paramètres [Y] du schéma équivalent, puis les identifier à partir des paramètres [Y] mesurés. L’identification de ces éléments nécessite des extractions dans plusieurs domaines de fréquences afin d’annuler certains effets et en maximiser d’autres.
|
Table des matières
INTRODUCTION
1. Introduction générale
2. Objectif de la thèse
3. Organisation de la thèse
CHAPITRE 1 : LES TRANSISTORS MOS HAUTE TENSION
1.1 Introduction
1.2 L’histoire du transistor
1.3 Présentation du transistor MOS et de son comportement physique
1.3.1 Structure du MOS
1.3.2 Principe de fonctionnement
1.4 Dispositifs MOS haute tension pour des applications RF de puissance
1.4.1 Spécifité des transistors haute tension
1.4.2 Transistor MOS haute tension à l’état passant
1.4.2.1 Résistance à l’état passant (Ron)
1.4.2.2 Tension de seuil Vth
1.4.2.3 Courant de saturation Ids
1.4.2.4 Courant de fuite Ioff
1.4.3 Transistor MOS haute tension à l’état bloqué
1.4.3.1 Tension de claquage
1.4.4 Architecture du transistor MOS haute tension
1.4.4.1 DMOS
1.4.4.2 Drift-MOSFET
1.4.4.3 MOS à extension de drain
1.4.4.4 UMOS et VMOS
1.5 Circuits intégrés de puissance et gestion d’énergie à STMicroelectronics
1.5.1 NLDMOS sur bulk et sur SOI
1.5.2 MOS à extension de drain DEMOS
1.5.3 Applications et utilisations des transistors haute tension
1.5.3.1 Interrupteur haute tension
1.5.3.2 Smart power
1.6 Conclusion du chapitre
CHAPITRE 2 MODELISATION DE L’AUTO ECHAUFFEMENT DANS LES TRANSISTORS MOS HAUTE TENSION
2.1 Introduction
2.2 Histoire de l’auto-échauffement
2.3 Caractérisation et modélisation de l’auto-échauffement
2.3.1 Extraction de Rth avec la méthode de la résistance de grille
2.3.2 Extraction de la résistance thermique et de la température
2.3.2.1 Définition de nouvelles structures
2.3.3 Impact de la connection Dispositif-Plot (routage) sur Rth
2.3.3.1 Impact du routage
2.3.3.2 Correction des mesures
2.3.4 Impact de la température sur la résistance thermique
2.4 Etude du comportement thermique d’un NLDMOS basée sur la mesure
2.4.1 Comportement thermique intrinsèque du NLDMOS
2.4.1.1 Mesures et résultats
2.4.1.2 Interprétation
2.4.1.3 Modélisation
2.4.2 Couplage thermique
2.4.2.1 Définition
2.4.2.2 Mesures et résultats
2.4.2.3 Interprétation
2.4.2.4 Définition et extraction des coefficients de couplage
2.4.2.5 Nouvelle méthode d’extraction des coefficients de couplage
2.4.2.6 Modélisation des coefficients de couplage
2.4.3 Reproduction du profil thermique
2.4.4 Macro-modélisation et implémentation dans le simulateur
2.4.4.1 Principe d’implémentation
2.4.4.2 Validation du modèle en régime linéaire saturé
2.4.4.3 Application du modèle pour les cellules de puissance
2.4.5 Conclusion
2.5 Etude du comportement thermique d’un NLDMOS basée sur la simulation
2.5.1 Principe du réseau thermique distribué
2.5.1.1 Génération et diffusion de la chaleur
2.5.1.2 Loi fondamentale de propagation de la chaleur
2.5.2 L’outil GenSHE
2.5.2.1 Présentation de l’outil
2.5.2.2 Amélioration de l’outil
2.5.3 Robustesse de la simulation vis-à-vis des paramètres de l’outil
2.5.3.1 Impact du maillage
2.5.3.2 Impact des paramètres géométriques et technologiques du NLDMOS
2.5.4 Etude des lois d’echelles de la résistance thermique
2.5.4.1 Comportement intrinsèque
2.5.4.2 Couplage thermique
2.5.4.3 Extraction de la résistance thermique totale
2.5.4.4 Comparaison des simulations GenSHE avec les mesures
2.6 Conclusion
2.7 Conclusion du chapitre
CHAPITRE 3 CONTRIBUTION A LA MODELISATION DES PARASITES RF DANS LES TRANSISTORS MOS HAUTE TENSION
3.1 Introduction
3.2 Etude de la modélisation RF du MOSFET
3.2.1 Importance de la modélisation des parasites RF
3.2.2 Modèle petit signal : Intrinsèque/Extrinsèque
3.2.2.1 Schéma équivalent intrinsèque
3.2.2.2 Eléments extrinsèques
3.2.3 Détermination des éléments parasites du modèle du transistor MOS
3.2.3.1 Mesure des paramètres S
3.2.3.2 Le ‘‘de’embedding’’ ou épluchage
3.2.3.3 Procédure d’extraction
3.2.3.4 Détermination des éléments parasites extrinsèques du modèle du transistor MOS
3.2.3.5 Modélisation des capacités dans le cas du MOS standard
3.3 Modélisation RF dans le MOS HV
3.3.1 Objectif de l’étude
3.3.2 Modélisation utilisée dans le macro-modèle de réference
3.3.2.1 Macro modèle du LDMOS utilisé
3.3.3 Méthodologie d’extraction
3.3.3.1 Correction
3.3.3.2 Extraction
3.3.3.3 Validation
3.4 Application de la méthode d’extraction
3.4.1 Validation en régime AC
3.4.2 Validation en régime grand signal
3.5 Conclusion du chapitre
CHAPITRE 4 EVALUATION DU MODELE COMPACT STANDARD HISIM_HV EN REGIME STATIQUE
4.1 Introduction
4.2 Méthodes de modélisation des transistors MOS de puissance
4.2.1 Le macro-modèle : modèle de STMicroelectronics
4.2.2 Modèle compact du MOS haute tension : HiSIM-HV
4.2.2.1 Présentation du modèle compact HiSIM-HV
4.3 Evaluation en régime DC des modèles HiSIM_HV et macro-modèle de STMicroelectronics
4.3.1 Modèle de mobilité
4.3.1.1 Macro-modèle de STMicroelectronics
4.3.1.2 Dopage graduel dans le canal
4.3.1.3 L’auto-échauffement
4.3.1.4 La quasi-saturation
4.3.1.5 Les diodes de jonction
4.4 Conclusion du chapitre
CONCLUSIONS
REFERENCES BIBLIOGRAPHIQUES
Télécharger le rapport complet
