Méthodes de caractérisation des pièges dans l’oxyde

Télécharger le fichier pdf d’un mémoire de fin d’études

Etude de la tension de seuil : modèle de Lim & Fossum

Comme on vient de le voir avec la Figure 1.6, il est important de comprendre la dépendance de la tension de seuil avant VT,F G avec la tension face arrière VBG [4]. Pour moins de lourdeur d’expression, on ne précisera plus par la suite l’indice « FG » en ce qui concerne la tension de seuil avant. On aura donc : VT = VT,F G

Rappel : définition de la tension de seuil

Un canal d’inversion peut être formé dans le silicium lorsqu’une tension de grille VF G adéquate est appliquée. On parle d’inversion forte pour VF G VT . Concrète-ment, dans le cas d’un transistor NMOS, pour VF G VT un gaz d’électrons se forme à l’interface oxyde de grille/silicium en densité largement supérieure à celle des trous dans le volume du semiconducteur. Si on définit nsF G = n(x = 0), la condition d’in-version forte est atteinte pour la condition nsF G = N a, ce qui correspond plus ou moins à ΦsF G = 2ΦF avec : ΦF = kT ln( N a ) (1.24) où k est la constante de Boltzmann, T la température et ni la densité de porteurs intrinsèque au semiconducteur. Le potentiel de Fermi ΦF représente la diﬀérence de potentiel entre le niveau d’énergie de Fermi et le niveau intrinsèque dans le volume du silicium (q ΦF = Ei − EF ).

Pour un transistor sur silicium massif, VT est donc défini comme la tension pour laquelle [5] : VT = VF G(ΦsF G = 2ΦF ) (1.25)

Face arrière inversée

Si la face arrière est inversée, on considère ΦsBG = 2ΦF seuil du transistor lorsque la face arrière est inversée VT,BGinv et donc la tension de s’écrit : VT,BGinv = ΦM S,F G + 2ΦF − Qdep (1.30)

Face arrière désertée

On a déjà ΦsF G = 2ΦF . De plus, si la face arrière est désertée, on a 0 < ΦsBG < 2ΦF , les bornes représentant le cas de la face arrière désertée ΦsBG = 0 et celui de la face arrière inversée ΦsBG = 2ΦF .

On définit alors VBGacc la tension VBG qu’il faut appliquer pour que l’interface arrière soit accumulée (ΦsBG = 0) et VBGinv celle pour que cette même interface soit inversée (ΦsBG = 2ΦF ), ce qui revient après substitution dans l’équation 1.28 à :

VBGacc = ΦM S,BG − CSi 2ΦF − Qdep (1.31)

CBOx2Cox VBGinv = ΦM S,BG − CSi 2ΦF + 1+ CSi 2ΦF − Qdep (1.32)

On notera que cette VBGinv n’est rien d’autre que la tension de seuil du transistor MOS arrière. Enfin, pour VBGacc < VBG < VBGinv, la tension de seuil avant VT,BGdes, lorsque la face arrière est désertée, est obtenue en combinant les équations 1.27 et 1.28 : VT,BGdes = VT,BGacc − CSiCBOx (VBG − VBGacc) (1.33)

Le coeﬃcient CSiCBOx est représentatif du couplage électrostatique entre Cox(CSi+CBOx) les interfaces avant et arrière du film de silicium. On remarque d’ailleurs que lorsque tBOx ≫ tSi, ce coeﬃcient de couplage n’est rien d’autre que le rapport des épaisseurs de l’oxyde de grille et de l’oxyde enterré : Cox(CSi + CBOx)tBOxCSiCBOx ≈ tox (1.34)

Eﬀet d’un ground plane sur VT (VBG)

Afin de pouvoir moduler la valeur de la tension de seuil avant VT , il est possible d’appliquer une polarisation arrière VBG au niveau du substrat sous l’oxyde enterré. Cependant, ce substrat étant de même type que le film FDSOI, à savoir non dopé, il apparaît un régime de désertion sous l’oxyde enterré. Ce dernier vient limiter le couplage électrostatique en augmentant « l’épaisseur électrique » du BOx [7]. Ce phénomène est illustré Figure 1.9 par un « décroché » au niveau de VBG = 0V de la caractéristique VT (VBG) et peut être corrigé par l’implantation d’une zone dopée sous l’oxyde enterré (ground plane).

Caractéristiques expérimentales du transistor MOS

De plus, il peut y avoir une chute de potentiel dans le substrat sous l’oxyde enterré qui engendre une diﬀérence entre la tension appliquée par l’utilisateur et la tension eﬀectivement appliquée au niveau de l’oxyde enterré. Cette diﬀérence pouvant prendre de l’importance lorsque le BOx est fin, des solutions technologiques sont réfléchies afin de venir créer un contact directement au niveau du ground plane en gravant l’oxyde enterré.

Dans ce chapitre, on a jusqu’à présent introduit le transistor MOS FDSOI de façon théorique et défini des expressions de la tension de seuil VT . Dans la pratique, d’autres méthodes expérimentales sont mises en place pour mesurer VT . De plus, si VT est une caractéristique importante du transistor MOS, d’autres paramètres sont étudiés pour caractériser les performances des dispositifs, ce quelque soit la technologie utilisée (FDSOI ou silicium massif). Certains de ces paramètres sont introduits ci-après.

Tension de seuil

Deux méthodes d’extraction de VT sont présentées ici à partir d’une caracté-ristique courant de drain-tension de grille avant ID(VF G) : la méthode du courant constant et celle du VT extrapolé depuis le maximum de transconductance.

D’autres techniques basées sur des mesures courant-tension ID(VF G) [8, 9] ou sur des mesures capacitives [10, 11] existent, mais sont plus contraignantes à mettre en place car plus longues à mesurer (capacités) ou plus approximatives (dérivées à calculer).

VT,Icc à courant constant

La méthode d’extraction de VT,Icc à courant constant consiste à évaluer la valeur de la tension de grille avant VF G pour laquelle le courant de drain atteint un courant seuil ICC choisi arbitrairement. Cette valeur arbitraire de ICC , censée représenter le passage entre le régime d’inversion faible à celui d’inversion forte, peut varier d’un technologie à une autre. Historiquement, cette valeur du courant de seuil est égale à : ICC = 0.1µA W (1.35) avec W la largeur de grille du transistor et L sa longueur.

L’atout principal de cette technique est qu’elle est simple et rapide et peut être utilisée pour des tests à grande échelle. De plus, elle utilise une gamme de courant proche du seuil, peu dépendante de la valeur des résistances série.

Principe de la méthode de « split CV »

La méthode la plus utilisée pour mesurer la mobilité eﬀective µef f à faible VD en fonction du champ eﬀectif Eef f est la méthode dite de « split CV », mise au point par Koomen [21] et améliorée par Sodini [10], où µef f est définie comme : µef f = Lef f IWQinv VDD (1.46) avec Lef f la longueur eﬀectivement contrôlée par le canal. En eﬀet, la diﬀérence entre la longueur physique L et la longueur eﬀective Lef f peut varier d’une dizaine de nanomètres. Cette erreur est négligeable lorsqu’on travaille avec des transistors de longueur de grille L = 10µm mais prend son importance avec des transistors courts sub-100nm, erreur qui se répercute directement sur le calcul de la mobilité eﬀective µef f . Diﬀérentes méthodes pour extraire Lef f [22] existent mais ne seront pas traitées dans ce travail.

Initialement développée pour des transistors sur silicium massif, cette technique consiste à une mesure de courant-tension ID(VG) associée à deux mesures capaci-tives. Une première entre la grille et le substrat (Cgs) qui sert à calculer la charge de désertion Qdep et l’autre entre la grille et le canal (Cgc) qui permet de remonter à la charge d’inversion Qinv.

Dans le cas du FDSOI, le calcul de Qdep ne nécessite pas de mesure capacitive puisque le film est complètement déserté (Qdep négligeable). Seule la mesure de la capacité entre la grille et le canal Cgc (Figure 1.14) est alors nécessaire et la charge d’inversion est obtenue en intégrant cette dernière : Qinv =Cgc(V ) dV −∞VG(1.47)

Enfin, pour éviter toute variabilité de la mobilité avec VD [23], il est préférable de faire une moyenne arithmétique de deux mobilités mesurées avec des VD symétriques par rapport à 0 : µef f corrigée = 1 (µef f (VD) + µef f (−VD)) (1.48)

Défauts en volume

Diﬀérents types de défauts dans le volume du SiO2 ont été identifiés [4] :

– oxygène non liant : O3 ≡ Si − O•

– pont péroxyde : O3 ≡ Si − O − O − Si ≡ O3

– silicium bivalent : O2 ≡ Si• •

– lacune d’oxygène : O3 ≡ Si − Si ≡ O3

– centre E’ : O3 ≡ Si•

Les centres E’, appelés aussi silicium trivalent, sont les plus fréquemment ren-contrés [5]. La présence d’un électron non apparié dans ce défaut a permis leur identification par technique ESR (Electronic Spin Resonance) en 1953 par Weeks et al. [6].

Cependant, étant donnée l’épaisseur de SiO2 de la bicouche SiO2/high-κ, on s’intéressera essentiellement aux défauts à l’interface Si/SiO2.

Défauts d’interface

On a pu voir Figure 2.2 qu’il y avait un désaccord de maille à l’interface Si/SiO2. Du fait des contraintes, certains atomes de silicium de l’interface déjà liés à trois autres atomes de silicium ne peuvent plus se lier à un atome d’oxygène. Cette liaison pendante de silicium se comporte alors comme un défaut électriquement actif. Ces derniers ont été mis en évidence par ESR en 1971 par Nishi [8] et dénommés centres Pb (P pour Paramagnétique et b comme l’indexation du pic de résonance).

Deux diﬀérents types de centres Pb ont été par la suite distingués selon l’orien-tation du substrat et sont illustrés Figure 2.4 :

– les centres Pb0 •Si ≡ Si3 [9]

– les centres Pb1 Si2 = Si • −Si ≡ Si20 uniquement présents pour les interfaces Si/SiO2 d’orientation cristallographique (100) [10]

Il a été cependant montré que l’impact électrique ainsi que la quantité de centres Pb1 étaient plus faibles que ceux des centres Pb0 [11]. Par la suite, on ne diﬀérenciera pas les deux types de centres Pb et on parlera d’états d’interface (« état » qualifie le niveau d’énergie du piège). Leur densité est notée Dit (« Density of interface traps ») et exprimée en cm−2eV−1 ou en cm−2 si l’on intègre cette densité pour tous les états d’énergie.

D’ailleurs, du point de vue énergétique, ces centres Pb se situent dans la bande interdite du silicium. Ils ont de plus la particularité d’être amphotères, c’est-à-dire qu’ils peuvent piéger à la fois des trous et des électrons. Plus précisément, ils sont de type donneur (piège à trous) si leur énergie ET est dans la moitié inférieure de la bande interdite du silicium (ET Eg/2) et accepteur (piège à électrons) dans la partie supérieure (ET Eg/2). Cette distribution est illustrée Figure 2.5 pour une condition de bandes plates et pour une condition d’inversion, sur NMOS et PMOS. Les mécanismes de piégeage/dépiégeage peuvent être formalisés par le modèle de Shockley-Read-Hall [12].

Cette distribution des pièges dans la bande interdite du silicium va avoir une incidence très importante sur la charge piégée en fonction de la polarisation de la grille avant VF G. Une variation q ΔDit de charges à l’interface induit alors une variation ΔVT de tension de seuil telle que :

ΔVT = q ΔDit (2.2)

Enfin, il est important de noter qu’un recuit de l’oxyde à haute température (T=400°C) sous atmosphère hydrogénée permet une réorganisation de l’interface et une diminution des liaisons pendantes du silicium [14], les atomes d’hydrogène venant se fixer à ces dernières (la liaison Si-H est électriquement neutre).

Le rapport de stage ou le pfe est un document d’analyse, de synthèse et d’évaluation de votre apprentissage, c’est pour cela chatpfe.com propose le téléchargement des modèles complet de projet de fin d’étude, rapport de stage, mémoire, pfe, thèse, pour connaître la méthodologie à avoir et savoir comment construire les parties d’un projet de fin d’étude.

Table des matières

Introduction générale
1 Le transistor MOS FDSOI
1 Etude électrostatique d’une structure FDSOI
1.1 Définition des régions
1.2 Equation de Poisson sur la structure
1.3 Conditions aux limites
1.4 Modèle en régime de désertion totale
1.5 Modèle complet
1.6 Capacité du film de silicium
2 Etude de la tension de seuil : modèle de Lim & Fossum
2.1 Rappel : définition de la tension de seuil
2.2 Modèle
2.3 Expressions de VT pour les différents régimes de la face arrière
2.4 Résultats expérimentaux et limitations du modèle
2.5 Effet d’un ground plane sur VT (VBG)
3 Caractéristiques expérimentales du transistor MOS
3.1 Tension de seuil
3.2 Mobilité effective
3.3 Courant de saturation Isat
4 Conclusion du Chapitre 1
Bibliographie
2 Méthodes de caractérisation des pièges dans l’oxyde
1 Nature des pièges
1.1 Défauts dans l’oxyde interfacial SiO2
1.2 Défauts dans l’oxyde high-κ
2 Méthode de pompage de charge
2.1 Principe
2.2 Expression du courant pompé ICP
2.3 Limitations sur FDSOI
3 Méthode de la conductance
3.1 Principe
3.2 Modélisation électrique
3.3 Limitations de la méthode pour le FDSOI
3.4 Adaptation de la méthode pour le FDSOI
3.5 Limitations de la méthode sur films minces
4 Méthode de localisation d’une dégradation
4.1 Principe théorique
4.2 Application aux états d’interface
5 Conclusion du chapitre 2
Bibliographie
3 Etude des contraintes BTI
1 Evolution des modèles NBTI
1.1 Modèle de réaction diffusion
1.2 Modèle de Grasser
1.3 Modèle de Huard
2 Problématique de la mesure
2.1 Technique « On the Fly »
2.2 Technique de Kaczer
2.3 Mesures pulsées
3 Impact de l’azote sur les performances en NBTI
3.1 Effets de l’incorporation d’azote dans l’oxyde de grille
3.2 Effets de l’incorporation d’azote dans la grille
3.3 Effets d’épaisseur de la grille
3.4 Influence d’un capping
3.5 Bilan des effets d’azote
4 Etude du piégeage lors de contraintes PBTI
4.1 Vérification du piégeage rapide
4.2 Etude de la dégradation Dstr
4.3 Etude des relaxations
4.4 Influence du lanthane
5 Conclusion de chapitre 3
Annexe : Modèle R-D étendu de Alam et Mahapatra
Bibliographie
4 Fiabilité des transistors FDSOI courts et étroits
1 Etude des porteurs chauds sur FDSOI
1.1 Principe et protocole expérimental
1.2 Etat de l’art des modèles HC
1.3 Problématique sur FDSOI
1.4 Etude expérimentale du pire cas HC : VF G = VD
2 Effets de VT(W)
2.1 Validation de l’architecture
2.2 Origine de l’instabilité
2.3 Proposition d’un modèle
3 Conclusion du chapitre 4
Bibliographie