L’industrie de la microelectronique et son evolution

L’industrie de la microélectronique et son évolution 

La miniaturisation et la diversification 

L’histoire de la microélectronique commence en 1971 avec la commercialisation par Intel du premier microprocesseur. Il s’agissait du 4004 avec 2300 transistors occupant une surface de 12 mm². Ensuite toute l’évolution de la microélectronique depuis 1971 jusqu’à aujourd’hui est marquée par la miniaturisation des transistors et l’augmentation de leur nombre dans les microprocesseurs commercialisés. La loi prédictive de Moore, vérifiée depuis près de 50 ans indique un nombre de transistors intégrés par circuit doublé tous les 2 ans. Ainsi en 2011, les derniers processeurs fabriqués par Intel comprenaient plus de 2 milliards de transistors sur une surface d’environ 500 mm². Pour assurer cette évolution les technologies de la microélectronique ont été développées avec pour objectif constant de toujours réaliser des dispositifs plus petits.

Les technologies mises au point pour la miniaturisation des transistors sont également utilisées pour miniaturiser d’autres systèmes intégrant d’autres fonctions que la logique comme les capteurs et les actionneurs. Il s’agit du monde des microsystèmes où les dispositifs sont en général fabriqués avec les mêmes procédés que les circuits logiques avec des contraintes de dimensions plus relâchées. Ils sont ensuite assemblés à l’échelle de la carte électronique avec les circuits intégrés gérant la logique. Ces deux univers, celui des circuits logiques et celui des microsystèmes sont destinés à se rejoindre pour obtenir des circuits de plus en plus complexes intégrants des fonctions variées au sein du même boitier occupant, sur le circuit électronique, la plus petite place possible.

Ainsi les technologies développées pour l’intégration de circuits Analogiques et Radio Fréquence, de composants passifs (capacités, inductances), d’électronique de puissance, de détecteurs et d’actionneurs et enfin de bio-puces devraient permettre la fabrication de circuits comprenant dans le même boitier toutes ces fonctions. Pour y parvenir différentes stratégies sont envisagées, notamment sous l’appellation d’intégration tridimensionnelle où les différentes fonctions sont empilées. C’est la façon de réaliser cet empilement qui diffère suivant les stratégies. Nous allons dans la suite de ce chapitre présenter les différentes possibilités pour réaliser cet empilement tridimensionnel. Cela nous permettra ensuite d’introduire l’opportunité représentée par les matériaux nanostructurés pour l’intégration de ces différentes fonctions.

L’intégration 3D

Structure d’un circuit intégré

Afin de bien comprendre l’intégration tridimensionnelle, il est important de bien comprendre chaque constituant d’un circuit. Le circuit intégré correspond au morceau de silicium contenu dans un boitier (en général noir) qui comporte plusieurs pattes de connexion électrique vers le circuit électronique. Le circuit électronique qui va contenir plusieurs composants connectés par des pistes métalliques est souvent appelé circuit imprimé.

Le circuit intégré correspond à ce qui est fabriqué en salle blanche par l’industrie de la microélectronique sur plaques de silicium. Le circuit intégré peut ensuite être décrit en 2 parties : l’une appelée Front End qui contient les transistors fabriqués sur la plaque de silicium en premier, l’autre appelée Back End qui correspond aux lignes d’interconnexion fabriquées après les transistors et qui servent à les connecter entre eux.

Le Front End et le Back End correspondent à deux phases distinctes dans la fabrication des circuits intégrés. En effet l’ensemble des étapes et des équipements servant à la fabrication des transistors répondent à des contraintes de température plus relâchées pouvant aller audelà de 1000°C. En revanche, les matériaux contaminants pouvant entraîner des pièges dans la bande interdite du silicium sont interdits à ce stade de la fabrication. Les équipements utilisés pour la fabrication des transistors, ne doivent en aucun cas pouvoir être contaminés par ces matériaux comme par exemple le cuivre car ils pourraient à leur tour contaminer les plaques de silicium et détériorer le fonctionnement des dispositifs. Lorsque la fabrication des transistors est terminée, et que commence la fabrication des lignes d’interconnexion, on passe alors à la phase du Back End. Dans cette phase, on utilise des métaux pour réaliser les connexions entre les transistors. Aujourd’hui le métal le plus couramment utilisé est le cuivre pour sa faible résistivité. En revanche, il présente une dilatation thermique qui peut devenir importante au-delà de 450°C. Pour cette raison, à la phase de fabrication correspondant au Back End, la contamination au cuivre est autorisée. En revanche les températures des procédés de fabrication doivent respecter la contrainte en température de 450°C. En réalité, il y a maintenant plusieurs raisons à cette contrainte en température, notamment la dégradation des performances des transistors déjà présents sur la plaque. Ainsi selon les applications, la contrainte en température pour le Back End, peut être plus basse que 450°C pour ne pas dégrader les transistors. Ainsi les nouveaux matériaux qu’on souhaite introduire dans les circuits intégrés doivent respecter ces différentes contraintes en fonction de la phase de fabrication Front End ou Back End.

Intégration 3D par collage de circuits intégrés complets 

Durant l’évolution de la microélectronique, la miniaturisation des composants a permis d’augmenter la complexité des circuits intégrés. En revanche, jusqu’à nos jours, chaque circuit intégré avait sa propre fonction : circuit logique, mémoire, circuit analogique et radio fréquence… Chaque circuit était ainsi intégré dans un boitier et les boitiers connectés entre eux au niveau du circuit imprimé. Pour miniaturiser davantage les circuits, deux approches appelées System On Chip (SoC) et System in Package (SiP) se sont développées. La première consiste à intégrer sur une seule puce plusieurs fonctions différentes, la seconde consiste à intégrer plusieurs puces dans le même boitier. Ces puces placées les unes à coté des autres sont connectées entre elles à l’intérieur du boitier . Les circuits empilés peuvent être associés à des circuits disposés à coté et connectés entre eux par une plateforme : l’interposer. Il s’agit d’une plateforme qui à priori ne contient que des lignes de connexion et des TSV (Through Silicon Vias) qui sont des vias traversant l’épaisseur de la plateforme pour connecter les puces aux contacts métalliques du boitier à destination du circuit imprimé.

L’interposer permet de cette façon d’intégrer dans le même boitier, différentes fonctions. L’empilement de circuits permet d’augmenter la densité de fonction et du composant par unité de surface à l’échelle du boitier. En revanche, ce type d’intégration reste très couteux. En effet chaque circuit intégré doit être fabriqué séparément puis assemblé dans le boitier. D’autre part, les TSV sont des vias de plusieurs micromètres de diamètre étant donné l’épaisseur de substrat qu’ils doivent traverser de plus d’une centaine de micromètres. Ainsi la densité de TSV limite la densité de connexions entre ces circuits intégrés, ce qui limite également la densité de composants sur chacun des circuits. En fait les circuits communiquent entre eux par un nombre limité de TSV. Ce qui change par rapport à des connexions latérales (lorsque les puces sont disposées les unes à coté des autres dans le même boitier) c’est la proximité des circuits entre eux et la diminution des temps de transmission. Par contre chaque fonction est réalisée comme auparavant indépendamment les unes des autres. C’est selon cette stratégie que l’ensemble de l’industrie des semi-conducteurs s’est positionnée pour continuer à augmenter la densité d’intégration de circuits dans les années à venir. Des solutions conduisant à amincir les substrats sont envisagées pour diminuer la taille des TSV. Cette approche permet également d’envisager l’intégration dans le même boitier, d’autres composants volumineux aujourd’hui fabriqués en dehors du boitier et connectés aux circuits intégrés par le circuit imprimé.

Table des matières

INTRODUCTION GENERALE
STRUCTURE DU MANUSCRIT
CHAPITRE 1 : CONTEXTE GENERAL DE L’ETUDE
INTRODUCTION
I- L’INDUSTRIE DE LA MICROELECTRONIQUE ET SON EVOLUTION
I-1 LA MINIATURISATION ET LA DIVERSIFICATION
I-2 L’INTEGRATION 3D
I-2.1 Structure d’un circuit intégré
I-2.2 Intégration 3D par collage de circuits intégrés complets
I-2.3 Autres façons d’augmenter la densité d’intégration
I-3 BILAN DE L’EVOLUTION DE LA MICROELECTRONIQUE ET OPPORTUNITE DES NOUVEAUX MATERIAUX
II- LES MATERIAUX NANOSTRUCTURES
II-1 INTRODUCTION
II-2 LES DIFFERENTS MODES D’ELABORATION DES NANOFILS
II-2.1 Elaboration de nanofils par gravure, approche « top-down »
II-2.1.a Obtention de nanofils verticaux
II-2.1.b Obtention de nanofils horizontaux
II-2.2 Elaboration de nanofils par croissance, approche « bottom up »
II-2.2.a La croissance par MBE
II-2.2.b La croissance par CVD
II-2.2.c L’ablation laser
II-2.2.d La croissance assistée par un oxyde
II-3 LES MATERIAUX CONSTITUTIFS DES NANOFILS
II-3.1 Nanofils d’oxyde métallique
II-3.2 Nanofils de la famille des matériaux III-V
II-3.3 Nanofils de siliciure
III- L’INTEGRATION DES NANOFILS DE SILICIUM DANS DES DISPOSITIFS
III-1 INTRODUCTION
III-2 LES PROPRIETES DES NANOFILS DE SILICIUM OBTENUS PAR CROISSANCE
III-3 DEMONSTRATEURS INTEGRANT DES NANOFILS DE SILICIUM
III-3.1 Les transistors à nanofils
III-3.2 Les capteurs à nanofils
III-3.3 Les systèmes de conversion et de stockage d’énergie à base de nanofils
CONCLUSION
CHAPITRE 2 : MECANISMES DE CROISSANCE, FONCTIONNEMENT DES DISPOSITIFS ET METHODES DE CARACTERISATION
INTRODUCTION
I- ELABORATION DE NANOFILS
I-1 INTRODUCTION
I-2 LA CROISSANCE CVD
I-2.1 Mécanisme de croissance
I-2.2 Morphologie des nanofils
I-2.3 Direction de croissance
I-3 LA CROISSANCE PAR EPITAXIE SELECTIVE
II- PRINCIPAUX PROCEDES DE FABRICATION DE DISPOSITIFS
II-1 INTRODUCTION
II-2 LE DEPOT PHYSIQUE EN PHASE VAPEUR
II-2.1 La Pulvérisation
II-2.2 L’évaporation thermique
II-3 LE DEPOT CHIMIQUE EN PHASE VAPEUR
II-3.1 Le dépôt du TiN par CVD
II-3.2 Le dépôt d’Al2O3 par ALD
III- PRINCIPE DE FONCTIONNEMENT DES DISPOSITIFS
III-1 LA CAPACITE MOS
III-1.1 Introduction
III-1.2 Régimes de fonctionnement
III-1.3 Paramètres caractéristiques de la capacité MOS
III-1.3.a La tension de bandes plates
III-1.3.b La capacité de l’oxyde
III-1.3.d La tension et le champ de claquage
III-1.3.e Le courant de fuite
III-2 LA CAPACITE MIM
III-2.1 Introduction
III-2.3 Paramètres caractéristiques de la capacité MIM
III-2.3.a La résistance série et le facteur de qualité
III-2.3.b La linéarité en tension
IV- METHODES DE CARACTERISATION
IV-1 INTRODUCTION
IV-2 METHODES DE CARACTERISATION MORPHOLOGIQUE
IV-2.1 La tomographie électronique
IV-2.2 L’émission lumineuse
IV-3 METHODES DE CARACTERISATION ELECTRIQUES
IV-3.1 Principe de la mesure C(V)
IV-3.1.a Introduction
IV-3.1.b Mesure de capacité en mode dynamique
IV-3.2 Principe de la mesure I(V)
IV-4 METHODES D’EXTRACTION DES PARAMETRES CARACTERISTIQUES
IV-4.1 Introduction
IV-4.2 Extraction de la surface effective
IV-4.3 Extraction du dopage
IV-4.4 Extraction de la tension de bandes plates
IV-4.5 Extraction de la densité d’états d’interface
IV-4.6 Extraction de la densité de charges dans le diélectrique
CONCLUSION
CHAPITRE 3 : CONCEPTION DE CAPACITES A BASE DE NANOFILS
INTRODUCTION
I- ETAT DE L’ART DES CAPACITES DE FORTE VALEUR
I-1 INTRODUCTION ET CRITERES DE COMPATIBILITE AVEC UNE TECHNOLOGIE A BASE DE NANOFILS
I-2 QUELLES APPLICATIONS NECESSITENT DES CAPACITES DE FORTE VALEURS ?
I-2.1 La capacité de DRAM (Dynamic Random Access Memory)
I-2.2 Les capacités commutées
I-2.3 Le convertisseur DC / DC
I-2.4 Les capacités de découplage
I-3 ETAT DE L’ART DES CAPACITES DE HAUTE DENSITE ET OPPORTUNITE DES NANOFILS
I-3.1 Deux stratégies d’intégration
I-3.2 Etat de l’art des capacités de haute densité
I-3.3 Opportunité des nanofils
II- MATERIAUX ET CRITERES DE CHOIX
II-1 MATERIAUX POUR LES ELECTRODES
II-1.1 Cas des capacités MOS
II-1.2 Cas des capacités MIM
II-2 LES MATERIAUX DIELECTRIQUES
II-2.1 Critères de choix
II-2.2 Les compromis
II-2.3 Les diélectriques potentiels et leurs caractéristiques
III- FABRICATION ET DIMENSIONNEMENT DE CAPACITE A BASE DE NANOFILS
III-1 PROCEDES DE FABRICATIONS DES CAPACITES MIM ET MOS POUR LES INTERCONNEXIONS
III-2 DIMENSIONNEMENT DE LA CAPACITE
III-2.1 Dimensionnement de la structure pour optimiser la valeur de la capacité
III-2.1.a Description de la structure et hypothèses
III-2.1.b Discussion sur la modélisation de la capacité des nanofils
III-2.1.c Expression de la capacité en fonction de la géométrie
III-2.1.d Expression du gain en capacité apporté par les nanofils
III-2.2 Dimensionnement de la structure pour optimiser la résistance série
III-2.2.a Introduction
III-2.2.b Description de la structure et hypothèses
III.2.2.c Modélisation de l’impédance d’un seul nanofil
III.2.2.d Effet du rayon et de la longueur du nanofil sur la résistance série
III.2.2.e Modélisation de l’impédance d’un dispositif à plusieurs nanofils
III.2.2.f Résistance série sur les capacités MOS
III-2.3 Effet de la résistance série sur la gamme de fréquence d’utilisation de la capacité
CONCLUSION GENERALE

Lire le rapport complet