Soutenance mémoire
Les composants actifs des convertisseurs de puissance employés pour la traction ferroviaire 1200 Volts sont actuellement des IGBTs. Ceux-ci sont handicapés par leurs pertes en commutation et leur emballement thermique. L’utilisation de transistors MOS de puissance permettrait de pallier ces inconvénients. Néanmoins, à ces niveaux de tension, les transistors MOS sont pénalisés par leur compromis « tenue en tension / résistance passante spécifique ». Ces dernières années, l’industrie de la microélectronique a cherché à améliorer ce compromis, notamment par la diminution de la taille des cellules élémentaires, mais s’est confrontée à la limite théorique des composants MOS à zone faiblement et uniformément dopée. Récemment, cette limite fut dépassée par la modification du composant dans son volume.
Après avoir décrit le fonctionnement des interrupteurs de puissance et quelques composants, nous présenterons le comportement statique de l’IGBT et du transistor MOS. Pour finir nous présenterons de nouveaux concepts appliqués aux transistors MOS afin d’améliorer leurs performances statiques.
Les interrupteurs de puissance
L’objectif de l’électronique de puissance est de convertir l’énergie électrique entre un générateur et un récepteur qui sont souvent de natures différentes. C’est pourquoi, afin d’assurer le flux d’énergie entre les deux, l’utilisation des convertisseurs d’énergie électrique est nécessaire afin d’adapter les caractéristiques et les différentes formes de l’énergie électrique (continue ou alternative). La Figure I.1 rappelle les grandes familles de convertisseurs qui peuvent être soit directs, soit indirects en faisant appel à l’association de plusieurs convertisseurs directs. Deux types de sources sont présentes dans cette figure, à savoir les sources de tension ou de courant continues (E1 et E2) et les sources alternatives caractérisées par leur amplitude et leur fréquence (V1, f1 et V2, f2). Ces convertisseurs sont réalisés avec des interrupteurs à base de composants à semiconducteurs et des composants passifs tels des inductances ou des capacités. Les premiers permettent de contrôler le transfert de l’énergie électrique tandis que les seconds servent à filtrer les formes d’ondes de cette énergie. Les interrupteurs se comportent comme des résistances non linéaires qui, à l’état passant, doivent être les plus faibles possibles, et à l’état bloqué, les plus grandes possibles. Le fait de ne pas utiliser de pièces tournantes pour la matérialisation de ces convertisseurs nous conduit à les nommer « convertisseurs statiques ».
Ces convertisseurs permettent d’apporter l’énergie du générateur vers le récepteur ou réciproquement suivant la réversibilité du système. Par exemple, dans le domaine de la traction ferroviaire, lorsque qu’un train accélère, l’énergie est apportée du réseau électrique au travers des caténaires à la machine électrique qui transforme cette énergie électrique en énergie mécanique. En phase de freinage, le train possède une énergie cinétique à évacuer afin de freiner le train. Pour cela, un transfert d’énergie de la machine électrique vers le réseau ou vers une résistance ballast est effectué au travers du même convertisseur statique. Ces contraintes impliquent que les convertisseurs doivent assurer une réversibilité soit en courant soit en tension. Ceci se traduit par une bidirectionnalité en tension et/ou en courant des interrupteurs qui les composent.
Comportement statique de l’IGBT et du transistor MOS
Fonctionnement à l’état bloqué des deux composants
L’IGBT (Figure I.6 (a)) a été développé pour travailler de manière similaire au transistor MOS (Figure I.6 (b)) avec l’avantage de pouvoir moduler la conductivité de la zone faiblement dopée N- par injection de porteurs minoritaires grâce à la couche additionnelle P+ insérée entre la zone N- et le contact de collecteur. L’état bloqué est donc régi par un mécanisme identique à celui du transistor MOS.
Une des caractéristiques principales du composant de puissance est sa capacité à tenir la tension élevée à l’état bloqué. À l’état bloqué, c’est-à-dire lorsque la tension grille-émetteur pour un IGBT − ou grille-source pour un transistor MOS − est inférieure à la tension de seuil (VTH), la tension appliquée entre collecteur-émetteur− ou drain et source − est soutenue principalement par la zone de charge d’espace (ZCE) qui apparaît dans la couche N- (base de l’IGBT ou région de drift du transistor VDMOS). Le transistor VDMOS et l’IGBT peuvent alors être assimilés à une diode P+NN+ polarisée en inverse. De ce fait, le traitement de la tension de claquage BVDSS est effectué en fonction des propriétés physiques de la jonction P+N- . Après avoir précisé les différentes zones de claquage possibles dans le transistor VDMOS et l’IGBT, nous nous concentrons plus précisément sur la jonction plane P+N- et nous donnerons les expressions « optimales » qui lient la tenue en tension aux deux paramètres, épaisseur et dopage, de la couche épitaxiée N- .
Les différentes zones de claquage
Afin d’analyser la tenue en tension du transistor VDMOS et de l’IGBT, il convient tout d’abord de préciser les zones de claquage possibles dans ces structures (Figure I.7). Il s’agit des zones latérales des dispositifs (1) où les effets de courbures de jonction sont prédominantes, des zones frontales (2) où l’expression de la charge d’espace peut être ou ne pas être limitée, des zones de surface (3) de la région peu dopée recouverte d’oxyde de grille, ou bien de l’oxyde lui-même (4). Les problèmes liés à la tenue en tension de ces diverses zones ont été traités de manière relativement exhaustive par Gharbi [1].
Compte tenu de la structure multicellulaire des diffusions P qui constituent les caissons de canal, c’est sur les bords du dispositif (zone 1), la où la courbure de jonction est maximale, que peut se produire une limitation en tension par le phénomène de claquage par avalanche. À l’heure actuelle, de nombreuses méthodes de garde ont été proposées pour éviter cet effet latéral. La tendance consiste à minimiser les effets de surface et à accroître le rayon de courbure de la jonction afin d’atteindre la tension de claquage théorique d’une jonction plane [1], [2], [3]. En pratique, la mise en place de terminaisons adéquates (terminaison de type biseau [4], anneaux flottants [5], extensions de jonction implantée (JTE) [6], plaque de champ [7] ou couche semi-résistive SIPOS [8]), dans un composant de puissance, permet à celui-ci de tenir une tension BVDSS pouvant atteindre environ 90% de la tension de claquage d’une jonction plane [1], [9].
La réduction de la tenue en tension résultant de la possibilité d’avalanche dans la région N- en surface sous l’oxyde de grille (zone 3) est en général liée à l’existence d’une éventuelle polarisation inverse de grille et la présence d’un « surdopage » de la zone de surface [1]. Dans le cas d’un transistor VDMOS conventionnel ou d’un IGBT qui sont exempts de surdopage en surface et auquels on applique, à l’état bloqué, une tension nulle entre grille et source, il apparaît que la valeur de la tension de claquage est toujours supérieure à la tension d’avalanche de la jonction plane abrupte P+N- . Par ailleurs, le « mécanisme d’autoblindage » de la grille exclut également tout risque de claquage diélectrique dans la zone 4 [10]. Dans ce qui suit, nous nous concentrerons donc plus précisément sur la jonction plane P+N- (zone frontale 2), en considérant que c’est elle qui impose le claquage du composant, soit parce qu’elle claque la première, soit parce qu’elle conditionne le claquage en terminaison.
Optimisation du couple « épaisseur / dopage »
Plusieurs auteurs ont proposé des expressions approximatives [1], [10], [11], [12] liant l’extension de la charge d’espace WNzce et le dopage ND de la couche N- à la tension de claquage BVDSS. Nous retiendrons plus particulièrement l’approche de Gharbi [1] : en effet, ses calculs sont apparus comme étant les plus rigoureux car ils sont notamment basés sur des expressions de coefficients d’ionisation αn et αp non égaux ; il a considéré les deux cas de figure type de la jonction PN-:
1. la jonction plane en limitation de charge d’espace ou en perçage ; la zone N- est alors complètement dépeuplée au moment du claquage (Figure I.8),
2. la jonction plane infinie ; cela correspond au cas où l’épaisseur de la zone N- est plus grande que l’extension de la zone de charge d’espace (Figure I.9).
Dans le cas d’une jonction en limitation de charge, il a considéré que le champ critique Ec restait identique à celui d’une jonction infinie, puis a évalué le couple « épaisseur/dopage » minimisant la résistance par surface unitaire de la zone N- .
Chute de tension à l’état passant de l’IGBT
Le passage du mode bloqué au mode passant se fait à la fois par application d’une tension de grille supérieure à VTH et pour une tension VAK supérieure à la tension de seuil de la jonction P+/N- coté anode (environ 0,7 V ). Pour une tension VAK positive donnée, l’application d’une tension de grille supérieure à la tension de seuil de la section MOS entraîne l’apparition d’un canal entre la cathode N+ et la région de base N- , permettant ainsi d’alimenter cette dernière en électrons. Ce courant de base contrôle alors le transistor bipolaire PNP.
|
Table des matières
INTRODUCTION GENERALE
CHAPITRE I. LES DIFFERENTES STRUCTURES DE PUISSANCE DISCRETES
I.1. INTRODUCTION
I.2. LES INTERRUPTEURS DE PUISSANCE
I.3. LES COMPOSANTS DE PUISSANCE
I.4. COMPORTEMENT STATIQUE DE L’IGBT ET DU TRANSISTOR MOS
I.4.1. Fonctionnement à l’état bloqué des deux composants
I.4.2. Fonctionnement à l’état passant
I.5. PRESENTATION DES NOUVELLES STRUCTURES
I.5.1. Les composants à Superjonction
I.5.2. Les composants à îlots flottants
I.5.3. Les composants à « tranchées profondes à déplétion MOS latérale »
I.5.4. Les composants haute tension développés
I.6. CONCLUSION
CHAPITRE II. ÉTUDE THEORIQUE DES STRUCTURES MOS POUR LA GAMME 1200 VOLTS
II.1. INTRODUCTION
II.2. ETUDE DES DIFFERENTES STRUCTURES MOS ENVISAGEES
II.2.1. Le transistor UMOS
II.2.2. Le transistor OBVDMOS
II.2.3. Le transistor SJMOS
II.2.4. Le transistor DT-SJMOS
II.2.5. Les solutions mixtes
II.3. DETERMINATION DE LA STRUCTURE MOS APPROPRIEE
II.3.1. Comparaison des performances statiques de chaque structure par rapport à l’IGBT
II.3.2. Choix entre les deux structures à Superjonction
II.4. CONCLUSION
CHAPITRE III. OPTIMISATION DU TRANSISTOR DT-SJMOS
III.1. INTRODUCTION
III.2. ETUDE DU COMPOSANT DT-SJMOS
III.2.1.Identification des paramètres influant sur BVDSS et RON.S
III.2.2.Influence de la quantité de charges diffusée
III.2.3.Influence de la géométrie de la tranchée profonde
III.2.4.Influence de la dose du caisson Pwell
III.2.5.Présentation de la structure optimisée
III.3. ETUDE DES PROTECTIONS PERIPHERIQUES
III.3.1.La terminaison à Superjonction
III.3.2.La terminaison en « cuve » de diélectrique
III.4. ÉTUDE DYNAMIQUE
III.4.1.Comportement de la diode body
III.4.2.Caractéristique du Gate Charge
III.5. CONCLUSION
CHAPITRE IV. ÉTUDE PRELIMINAIRE POUR LA REALISATION DU TRANSISTOR DT-SJMOS
IV.1. INTRODUCTION
IV.2. MISE EN PLACE DU PROCEDE DE FABRICATION
IV.2.1.Procédés de fabrication envisagés
IV.2.2.Étapes critiques identifiées
IV.2.3.Réalisation d’un dispositif test
IV.2.4.Étude du contrôle de la dose de bore diffusée
IV.3. LE DISPOSITIF DE TEST
IV.3.1.Présentation de la diode
IV.3.2.Tenue en tension de la terminaison
IV.3.3.Jeu de paramètres technologiques et géométriques du transistor DT-MOS
IV.4. CONCLUSION
CONCLUSION GENERALE
BIBLIOGRAPHIE
