Soutenance mémoire
Les progrès technologiques accomplis dans le domaine des semiconducteurs depuis la réalisation des premiers composants ont permis le développement d’applications toujours plus performantes et diversifiées. Des marchés émergents pour l’automobile mais aussi pour l’électronique grand public sont demandeurs de hautes performances et de qualité.
Dans le marché de l’automobile, la production de véhicules légers devrait atteindre un taux de croissance moyen de 4 % durant les prochaines années et les revenus liés aux semiconducteurs un taux de 8 %. En effet, actuellement, la part de l’électronique dans une voiture dépasse les 20 % du coût de production et devrait atteindre 40 % dans les six prochaines années. De nouvelles fonctionnalités et systèmes liés à la sécurité ou au confort, mais aussi à la transmission, sont développés et implémentés aussi vite que possible par les constructeurs automobiles. De plus, à coté de l’apparition de nouveaux accessoires, certains systèmes existants comme les airbags, l’ABS ou l’air conditionné se standardisent y compris dans les véhicules d’entrée de gamme. Le nombre croissant de fonctions électroniques dans les véhicules entraine indéniablement une augmentation de la consommation électrique, ce qui nécessite d’utiliser des tensions d’alimentation plus élevées.
La voix sur réseaux IP (VoIP pour « Voice over Internet Protocol ») et la puissance par Ethernet (PoE pour « Power over Ethernet » ou norme IEEE 802.3af) sont des applications qui ont vu le jour récemment. Ces applications nécessitent l’utilisation de puissance pour l’alimentation dans les mêmes câbles Ethernet qui délivrent le signal Internet ou Ethernet. Le regroupement de la partie signal avec l’alimentation permet ainsi de ne plus avoir de câble d’alimentation externe pour certains périphériques tels que les téléphones pour la téléphonie sur IP et les imprimantes. La puissance sur Ethernet peut aussi servir d’alimentation de secours pour éteindre correctement un ordinateur sans perte de données en cas de coupure de l’alimentation principale.
Les circuits intégrés de puissance, qui associent sur une même puce des éléments logiques, tels que des circuits CMOS, et des interrupteurs de puissance, tels que des composants DMOS, sont plus adaptés pour répondre à la demande grandissante en « systèmes sur puce de puissance » de plus en plus complexes.
La réduction de la lithographie permet aujourd’hui de réaliser des circuits plus complexes sur une puce de même taille. Cependant, la réduction des règles de dessin dans les composants CMOS ne s’applique pas aux composants de puissance. En effet, la taille de ces composants est limitée par la longueur de la région de drift qui permet de tenir la haute tension et par la largeur et le nombre de cellules élémentaires qui permettent de fournir plus de courant. Dans les composants de puissance du type DMOS, une région faiblement dopée, dite de drift, permet de supporter la haute tension. Le dopage devra être d’autant plus faible et la longueur de cette région élevée que la tenue en tension seraimportante. Or cette région ajoute une forte résistance qui pénalise la résistance à l’état passant. Cette limite est le compromis « résistance passante spécifique / tenue en tension ».
Le projet européen SPOT2 soutenu par le consortium européen MEDEA+ implique de nombreux partenaires industriels et académiques, tels que les sociétés Infineon, Continental, Bosch, Audi, X-FAB (Allemagne), NXP (Belgique et Pays-Bas), ON Semiconductor (Belgique), Telefunken (Allemagne) ATMEL, SOITEC (France) ainsi que les Universités de Vienne (Autriche), Dortmund et Dresde (Allemagne) et le LAAS-CNRS. Ce projet a pour but de développer et de comparer les nouvelles technologies de circuits intégrés de puissance développées par chacun des partenaires. Le rôle du LAAS-CNRS est de concevoir des composants LDMOS haute tension compatibles avec le procédé CMOS 0,18 µm sur substrat « silicium sur isolant » (SOI pour « silicon on insulator ») d’ATMEL.
Les composants dans les circuits intégrés de puissance
Les circuits intégrés de puissance, apparus dans les années 80, avaient pour vocation d’ajouter à un composant de puissance des éléments logiques et analogiques basse puissance ayant principalement une fonction de protection et de commande de ce composant de puissance. L’introduction de logique CMOS associée aux composants DMOS de puissance favorisa l’essor des technologies intégrées de puissance, qui prit par ailleurs le nom de « smart power », pour « puissance intelligente ». La technologie BCD, pour « Bipolar CMOS DMOS » est la plus couramment utilisée pour les circuits intégrés de puissance. Chaque composant est voué à une fonction qui lui est spécifique : les composants bipolaires réalisent les fonctions analogiques, les transistors CMOS les fonctions logiques et les composants DMOS sont utilisés comme éléments de puissance [1]. Les progrès réalisés ces dernières années ont vu évoluer les technologies BCD vers plusieurs directions : BCD haute tension, BCD haute puissance, BCD à haute intégration et BCD radio fréquence. Après avoir donné une brève description des principales technologies d’isolation existantes, nous nous attarderons sur les interrupteurs de puissance utilisés dans ces circuits.
Les technologies en silicium massif et S.O.I.
Intérêt des différentes technologies
Dans un circuit intégré de puissance, différents niveaux de tension et de courant sont mis en jeu. Les composants de signal sont alimentés par des basses tensions et ne véhiculent que peu de courant, tandis que les interrupteurs de puissance supportent généralement des niveaux de tension beaucoup plus élevés et sont traversés par de forts courants, de l’ordre de la centaine de milliampère, voire plus. Par conséquent, la cohabitation de ces différents types de composants peut être litigieuse et peut provoquer des dégâts importants. L’isolation entre les différents étages est donc nécessaire afin d’éviter tout problème. Les principales technologies d’isolation utilisées dans les circuits intégrés de puissance sont :
– l’isolation par jonction,
– l’isolation par diélectrique.
Chacune de ces technologies présente des avantages et des inconvénients comme cela va être présenté dans la suite.
Isolation par jonction
Jusqu’à présent, la majorité des technologies de puissance intelligente était basée sur la technique d’isolation par jonction. Le principe de cette technique est d’utiliser des jonctions P-N polarisées en inverse afin de limiter la propagation des courants entre les différents étages du circuit. Les différents composants sont réalisés dans des caissons dopés N isolés les uns des autres à partir de puits P+ diffusés de la surface du silicium jusqu’au substrat qui est aussi de type P.
La circulation de ce courant de substrat à travers la résistance RN va induire une chute de tension dans la région N- . Si le courant est suffisamment important, la chute de tension sera suffisante pour rendre passante la diode définie par le caisson P+ de source du transistor PMOS et la région N- , ce qui aura pour effet de rendre passant le transistor PNP Q2. Ce dernier fournit le courant à la base du transistor NPN Q1 pour le rendre passant. Ce dernier va à son tour alimenter la base de Q1 : les deux transistors s’auto-entretiennent et le dispositif est verrouillé (en anglais latch). Par conséquent, même si le courant de substrat parasite venait à disparaître, le courant au sein de la structure thyristor continuerait à circuler de manière incontrôlable provoquant ainsi la destruction thermique du composant. L’arrêt du thyristor n’est possible que par l’arrêt des alimentations. Afin de protéger les composants contre les courants de substrat qui viennent principalement des composants de puissance, il existe différentes solutions. La première est de réduire la susceptibilité du circuit CMOS au déclenchement du thyristor parasite en modifiant son design [4] [5].
Pour réduire le courant parasite arrivant jusqu’aux éléments sensibles, l’augmentation du dopage du substrat permet de recombiner une plus grande part du courant émis [6]. Cependant, cette solution ne supprime pas totalement le courant : elle ne fait que le réduire.
L’utilisation d’un substrat P+ n’étant pas toujours possible, une autre solution est d’insérer des anneaux de garde qui ont pour but de collecter le courant émis par l’élément perturbateur avant qu’il n’atteigne les zones sensibles du circuit [7] [8].
|
Table des matières
Introduction générale
I Chapitre 1
Les composants dans les circuits intégrés de puissance
I.1 Introduction
I.2 Les technologies en silicium massif et S.O.I
I.2.1 Intérêt des différentes technologies
I.2.2 Isolation par jonction
I.2.3 Isolation par diélectrique
I.2.3.a Le procédé SIMOX
I.2.3.b Les procédés basés sur le collage de wafers
I.3 Les composants de puissance dans les circuits intégrés
I.3.1 L’utilisation des composants de puissance
I.3.2 Les composants de puissance
I.3.2.a Le transistor LDMOS
I.3.2.b Le transistor LDMOS RESURF
I.3.2.c Améliorations de la technologie RESURF
I.3.2.d Les protections en fin de grille
I.3.2.e Les transistors LDMOS sur SOI
I.4 Conclusion
II Chapitre 2
Développement de transistors LDMOS à canal N
II.1 Introduction
II.2 Présentation des différentes structures
II.2.1 Conditions du procédé
II.2.2 Description des structures étudiées
II.3 Optimisation du compromis « résistance passante spécifique – tenue en tension »
II.3.1 Comparaison LDMOS / STI-LDMOS
II.3.2 Optimisation de transistors LDMOS à superjonction
II.4 Comportement dynamique
II.5 Tenue en tension à l’état passant : aire de sécurité
II.6 Conclusion
III Chapitre 3
Développement de transistors LDMOS à canal P
III.1 Introduction
III.2 Structures étudiées
III.3 Optimisation du compromis « résistance passante spécifique – tenue en tension »
III.3.1 Transistor LDMOS à canal P ou PLDMOS
III.3.2 Transistor PLDMOS à superjonction
III.3.3 Transistor PLDMOS à couche N enterrée
III.3.3.a Étude théorique
III.3.3.b Optimisation à partir des simulations
III.3.4 Comparatif des caractéristiques des structures LDMOS à canal P
III.4 Comportement dynamique
III.5 Aire de sécurité
III.6 Conclusion du chapitre
IV Chapitre 4
Conclusion générale
