Soutenance mémoire
L’intégration du transistor MOSFET n’a pas cessé d’évoluer depuis plus d’un demi-siècle vers des tailles nanométriques. La réduction de la longueur de grille a permis d’augmenter la densité d’intégration des transistors sur une puce et d’améliorer la rapidité des circuits suivant la fameuse loi de Moore qui prédit que le nombre de transistors doublerait tous les 2 ans. Ceci augmente donc les opérations de plus en plus complexes tout en augmentant la fréquence de fonctionnement. La réduction des dimensions induit l’émergence des effets parasites tels que les effets de canaux courts ainsi que les effets liés à la mécanique quantique qui tendent à modifier les caractéristiques électriques du transistor MOSFET. Avec la réduction du canal, l’épaisseur de l’oxyde de grille doit être réduite pour maintenir le contrôle de la grille or ceci engendre un courant de fuite tunnel à travers ce dernier. A de telles dimensions, le bruit basse fréquence peut devenir un problème dans les applications analogiques et digitales car plus le transistor est rapide, plus le bruit est élevé. Toutefois, le bruit basse fréquence peut être utilisé comme un outil de caractérisation non destructif de la qualité de l’oxyde de grille et permet d’évaluer l’impact des étapes technologiques sur ce dernier.
L’intégration continue du transistor MOSFET conventionnel requiert de nouvelles innovations pour contrecarrer ces limites physiques obligeant les chercheurs à trouver des solutions pour pouvoir réaliser des transistors toujours performants. Afin de réduire les effets néfastes dus à la miniaturisation des transistors MOSFETs, plusieurs solutions ont été utilisées dans les technologies les plus avancées pour améliorer les performances du transistor. Parmi ces innovations, on peut citer l’utilisation de nouveaux oxydes de grille à haute permittivité (high-k) pour réduire le courant de grille, l’utilisation de l’ingénierie de contrainte pour améliorer les propriétés du transport des porteurs de charge, la conception de nouvelles architectures telles que les transistors multigrilles pour améliorer le contrôle électrostatique, etc. Parmi les transistors multigrilles figure le transistor FinFET qui est un transistor MOSFET 3D, il est considéré comme un candidat prometteur pour l’ère du nanomètre des circuits intégrés CMOS. Le transistor FinFET a été mis en production par Intel pour le nœud technologique 22 nm au cours de l’année 2011.
Le transistor MOSFET
Le transistor MOSFET est le dispositif le plus répandu dans la production actuelle de composants semi-conducteurs, il est le composant de base de tout circuit intégré CMOS (Complementary Metal Oxide Semiconductor). La technologie CMOS est basée sur l’utilisation de deux types de transistors complémentaires : le transistor nMOSFET dont les porteurs sont des électrons et le transistor pMOSFET dont les porteurs sont des trous. Elle englobe plus de 80 % de la production mondiale de circuits intégrés, grâce aux qualités de faible consommation et de faible taille. Le principe de fonctionnement d’un transistor MOSFET (Metal Oxide Semiconductor Field Effet Transistor) est basé sur le concept de la modulation de la conductivité des matériaux mise en évidence par J. E. Lilienfeld en 1928 [1]. Il n’a cependant pu être exploité qu’à partir des années 60, lorsque des interfaces silicium/oxyde ont été suffisamment de bonne qualité et que Jack Kilby ait fabriqué le premier circuit intégré [2]. Le canal est relié de part et d’autre à deux régions fortement dopées entre lesquelles est appliquée une tension donnant lieu à la circulation du courant.
Le transistor MOSFET est utilisé dans de multiples applications. Il est utilisé comme amplificateur dans certaines applications analogiques. Il est aussi utilisé comme bit pour stocker et lire l’information sous forme de zéros et uns. Son utilisation est plus importante dans les applications numériques comme élément de base de différentes fonctions logiques (porte AND, OR,..). On peut distinguer deux catégories importantes d’applications :
• applications haute performance HP (« High Performance ») comme le microprocesseur pour les ordinateurs de bureau pour lesquelles la fréquence de commutation du transistor est privilégiée par rapport à la consommation.
• applications à basse consommation avec un compromis sur la fréquence de commutation du transistor :
• Les dispositifs à faible puissance active LOP (« Low Operating Power »), ce sont des dispositifs à basse consommation en fonctionnement tels que les ordinateurs portables.
• Les dispositifs à faible puissance statique LSTP (« Low STandby Power»); ce sont des dispositifs nécessitant un faible courant de repos (lorsque le transistor est bloqué) pour obtenir une meilleure autonomie tels que les téléphones portables.
Principe de base d’un transistor MOSFET
Effet de champ
Le principe de fonctionnement d’un transistor MOSFET repose sur l’effet de champ, qui consiste à moduler de façon électrostatique une densité de charges mobiles dans un semiconducteur. La modulation est provoquée par un champ électrique perpendiculaire à la direction du mouvement de ces charges. La structure se décompose en trois parties principales : l’électrode de grille (G) qui commande l’intensité du champ électrique vertical et par conséquent la densité de charges mobiles, les électrodes de source (S) et de drain (D) séparées par un canal de conduction qui conduit le courant en fonction de son niveau de remplissage en charges mobiles [3] . Dans tout ce qui suit le transistor est considéré de type n.
La grille est polarisée par la tension grille-source VGS. Les charges sont mises en mouvement par l’intermédiaire du champ électrique longitudinal lié à l’application d’une tension entre le drain et la source VDS. La source sert de référence de potentiel. Les tensions VGS et VDS permettent de contrôler le courant qui passe dans le canal. Le dopage du canal NA, la profondeur Xj des jonctions source et drain, la longueur de masque L entre drain et source, la largeur de masque W et l’épaisseur Tox de l’oxyde de grille sont les paramètres caractéristiques d’un transistor MOSFET conventionnel. Avec la réduction de la taille du transistor, la différence entre la longueur du masque L et la longueur effective LE n’est plus négligeable. De même pour la largeur effective du canal WE. Deux paramètres correctifs sont alors introduits. Ils sont définis par : ∆L = L – LE et ∆W = W – WE.
Effets de miniaturisation
Loi de Moore et de réduction d’échelle
Depuis les années 60, l’intégration en microélectronique suit une évolution exponentielle. Cette évolution est connue sous le nom de « loi de Moore ». G. Moore, l’un des co-fondateurs d’Intel avait prédit, en 1973, que le nombre de transistors intégrés sur une puce doublerait environ tous les 2 ans. La diminution soutenue des dimensions depuis 50 ans accélère la rencontre de la microélectronique avec la mécanique quantique et d’autres lois régissant le transport des porteurs de charge. Pour des applications hautes performances, l’oxyde de grille du transistor ne doit pas avoir une épaisseur supérieure à 1,2 nm (une monocouche de silice a environ 5 Å). En outre, une si fine couche d’isolant ne jouera plus son rôle d’isolant à cause de l’augmentation des fuites par effet tunnel. Cela engendrera un autre problème pour les applications basse consommation. Le maintien de l’augmentation exponentielle du nombre de transistors devient extrêmement difficile et coûteux. Des tendances sont apparues : « More Moore » et « More Than Moore ». La première repousse les limites en essayant de continuer le plus longtemps possible la technologie actuelle et l’autre en proposant d’aller plus loin avec d’autres matériaux et de nouveaux concepts technologiques. La réduction des dimensions (« The scaling ») demeure essentielle pour mieux intégrer des fonctions électroniques, parmi les autres avantages de celle-ci ; la réduction du coût de fabrication, la réduction de consommation, etc. L’association de l’industrie des semiconducteurs SIA (« Semiconductor Industry Association ») publie depuis 1998 une feuille de route ITRS; (« The international Technology Roadmap for Semiconductors») qui est un guide pour l’industrie mondiale des semiconducteurs [6]. Les caractéristiques physiques et électriques sont fixées pour une génération donnée ainsi que les principaux critères de performances à atteindre dans divers processus d’élaboration (gravure, architecture.) et pour diverses applications (microprocesseurs, mémoires..).
La réduction des dimensions génère des problèmes technologiques complexes et des effets néfastes au bon fonctionnement du transistor, tels que la diminution de la mobilité et la dépendance de la tension de seuil avec la longueur du canal. Pour cela, des lois de réduction d’échelles ont été proposées afin de minimiser ces effets. Des lois de réduction d’échelle ont été énoncées pour la première fois en 1974 par Dennard et al [7] et révisées plusieurs fois. Parmi ces révisions, il y a eu celle de Baccarani en 1984 [8]. Leur but est de garder le même niveau du champ électrique interne quelles que soient les dimensions du transistor.
|
Table des matières
Introduction générale
Chapitre 1 : Le transistor MOSFET
1.1 Introduction
1.2 Transistor MOSFET
1.2.1 Principe de base d’un transistor MOSFET
1.2.1.1 Effet de champ
1.2.1.2 Régimes de fonctionnement
1.2.1.3 Potentiel de bandes plates
1.2.1.4 Tension de seuil
1.2.1.5 Pente sous le seuil
1.2.1.6 Courants IOFF et ION
1.2.2 Modélisation d’un transistor MOSFET classique
1.2.2.1 Régime linéaire
1.2.2.2 Régime de saturation
1.2.3 Mobilité de porteurs de charge
1.2.3.1 Collisions avec les phonons
1.2.3.2 Collisions sur les centres coulombiens
1.2.3.3 Collisions sur la rugosité de surface
1.2.3.4 Combinaison des trois mécanismes de collisions
1.3 Effets de miniaturisation
1.3.1 Loi de Moore et de réduction d’échelle
1.3.2 Nouveaux phénomènes physiques engendrés par la miniaturisation
1.3.2.1 Effets quantiques de confinement
1.3.2.2 Saturation de la vitesse des porteurs
1.3.2.3 Transport balistique et quasi balistique
1.3.2.4 Effet tunnel
1.3.2.5 Effets de canaux courts
1.4 Solutions technologiques
1.4.1 Transistor MOSFET SOI
1.4.2 Utilisation d’empilements avec isolant à haute permittivité et grille métallique
1.4.3 Amélioration du transport de charge dans le canal
1.4.3.1 L’orientation cristalline du canal ou du substrat
1.4.3.2 L’ingénierie de contraintes mécaniques
1.4.3.3 Silicium sur isolant contraint (sSOI)
1.4.3.4 Couche d’arrêt à la gravure (CESL)
1.4.3.5 Croissance épitaxiale sélective (SEG)
1.4.4 MOSFET à grilles multiples
1.4.5 Au delà du MOSFET classique
1.5 Le transistor FinFET
1.6 Conclusion
Chapitre 2 : Etude du bruit basse fréquence
2.1 Introduction
2.2 Généralités sur le bruit basse fréquence
2.3 Le bruit basse fréquence dans les transistors MOSFETs
2.3.1 Le bruit blanc
2.3.1.1 Le bruit thermique
2.3.1.2 Le bruit de grenaille « Shot noise »
2.3.2 Le bruit en 1/fγ « Flicker noise »
2.3.2.1 Fluctuations du nombre de porteurs (∆N)
2.3.2.2 Fluctuation de mobilité corrélée à une fluctuation du nombre de porteurs (∆N+∆µ)
2.3.2.3 Fluctuations de la mobilité des porteurs (∆µ)
2.3.2.4 Bruit en 1/f dû aux résistances d’accès
2.3.2.5 Synthèse sur le bruit en 1/f
2.3.3 Bruit lorentzien
2.3.3.1 Lorentziennes dues aux défauts
2.3.3.2 Lorentziennes dues à une source de bruit blanc associée à un réseau réactif
2.3.3.3 Le bruit RTS (Random Telegraph Signal)
2.4 Principe de mesure du bruit
2.4.1 Banc de caractérisation du bruit
2.4.2 Incertitude de mesure
2.4.3 Extraction de paramètres du bruit
2.5 Mesures et extractions statiques
2.5.1 Mesures en statique
2.5.2 La méthode de la fonction Y
2.6 Le bruit dans les FinFETs
2.7 Conclusion
Chapitre 3 : Mesures en statique et en bruit basse fréquence dans les pFinFETs avec HfO2
3.1 Introduction
3.2 Description des transistors étudiés
3.3 Mesures en statique
3.3.1 Mesures en fonction de la longueur et pour différentes structures
3.3.2 Extraction des paramètres principaux du transistor
3.4 Mesures de bruit basse fréquence
3.4.1 Mesures à température ambiante
3.4.1.1 Observation de bruit inhabituel
3.4.1.2 Mesures de bruit en fonction de la géométrie
3.4.1.3 Qualité de l’oxyde de grille
3.4.2 Mesure en bruit basse fréquence en fonction de la température
3.4.2.1 Mesures entre 200 K et 300 K
3.4.2.2 Mesures à une température de 80 K
3.5 Conclusion
Chapitre 4 : Mesures en statique et en bruit basse fréquence dans les FinFETs avec HfSiON
Conclusion générale
