Soutenance mémoire
Télécharger le fichier pdf d’un mémoire de fin d’études
Influence de l’architecture d’un TSC unitaire sur l’ESR et la capacité
Les matériaux évalués et leurs caractéristiques
Les matériaux diélectriques évalués en vue d’une intégration au sein de la capacité TSC sont l’alumine (Al2O3) et l’oxyde de tantale (Ta2O5). Comme il a été mentionné dans le premier chapitre, l’alumine est utilisée depuis longtemps comme diélectrique de structure MIM. De ce fait, les procédés de réalisations sont matures et la littérature sur le sujet est fournie, permettant de nombreux points de comparaison dans le cadre d’une intégration au sein du TSC. L’alumine présente une permittivité diélectrique de R = 8,5 [66], une bande interdite de EG = 8,5 eV [28] ainsi qu’un champ de claquage de EBD = 8 MV.cm-1. Ces matériaux ont été choisis car leur intégration est déjà maitrisée au sein de capacités MIM planaires, permettant de focaliser l’étude sur l’intégration dans les TSC.
L’oxyde de tantale a été choisi, car il présente une permittivité relative de R = 25, permettant théoriquement l’atteinte d’une densité de capacité plus élevée que dans le cas de l’Alumine. Cependant, sa bande interdite moins large de EG = 4,5 eV ainsi que son champ de claquage plus faible de EBD = 5 MV.cm-1 [28] ont tendance à exacerber les courants de fuites et à diminuer la tension de claquage du dispositif final. Il est donc nécessaire d’adapter les épaisseurs de diélectriques déposées en fonction des spécifications recherchées, ce qui influe sur la valeur capacitive.
Le métal composant les électrodes supérieures et inférieures est le nitrure de titane (TiN). Il a tout d’abord été choisi pour sa bonne compatibilité avec l’alumine et le l’oxyde de Tantale, mais aussi parce qu’il est déjà utilisé dans le procédé TSV pour la réalisation de la barrière de diffusion (voir chapitre I). Le TiN présente un travail de sortie de 4,8 eV [28], sa résistivité a été évaluée à 194 μ.cm par une mesure 4 pointes effectuée en surface de plaque (qui sera l’objet d’une discussion dans le prochain chapitre), une valeur proche de celle rapportée dans la littérature de 200 μ.cm [28].
Le métal utilisé pour le remplissage du via est un cuivre présentant une résistivité de 1,9 μ.cm [28], il remplit complètement le via. Le Tableau II. 2 résume les principales caractéristiques des matériaux utilisés dans le modèle RC.
Les épaisseurs minimales de diélectriques déposés ont été définies d’après la fiabilité électrique d’empilements TiN/Diélectrique/TiN dans des structures tridimensionnelles rapportées dans la littérature. Plus exactement en fonction de leur tension de claquage VBD correspondant à la tension de polarisation maximum applicable avant la création irréversible d’un chemin conducteur à travers le diélectrique. Ainsi, l’épaisseur minimale d’Al2O3 a été fixée à 20 nm pour une tension de claquage supérieure à 11V [55] permettant l’atteinte de l’objectif fixé à 10V (voir le Tableau II. 1), de même celle du Ta2O5 a été fixée à 40 nm pour une tension de claquage supérieure à 15V [67].
Influence de la géométrie du via
Avant d’évaluer l’influence de la géométrie du via sur les valeurs d’ESR et de capacité, il convient de déterminer les autres paramètres entrant en jeux dans la modélisation. Ainsi, une couche de passivation de 200 nm a été prise en compte, l’épaisseur des électrodes de TiN a été fixée à 100 nm, valeur traditionnellement utilisée pour les TSV, et celle des couches d’Al2O3 et de Ta2O5 a 20 et 40 nm respectivement. Toutes les couches sont considérées comme étant parfaitement conformes. Deux paramètres géométriques influencent les performances électriques d’un TSC unitaire : le diamètre du via et sa profondeur.
Influence du diamètre du via
Le diamètre du via est un paramètre qui est fixé lors de la conception du masque de lithographie permettant la réalisation de l’étape de gravure. La Figure II. 9 représente l’évolution de la valeur capacitive en fonction du diamètre de via pour un TSC d’une profondeur fixée à 100 μm, épaisseur classique des interposeur silicium. La courbe en bleu représente les valeurs obtenues lors de l’utilisation d’une couche de 20 nm d’Al2O3 et la courbe en rouge celles obtenues pour une couche de Ta2O5 de 40 nm. Dans les deux cas, la valeur capacitive augmente avec le diamètre (allant de pair avec l’augmentation de la surface capacitive). Le gain de capacité offert par l’oxyde de tantale sur l’alumine augmente proportionnellement avec la surface capacitive disponible dans la structure. Pour un via de 100 x 100 μm, la valeur capacitive d’un TSC unitaire est de 147 pF dans le cas de l’alumine et 216 pF dans le cas de l’oxyde de tantale, soit une augmentation de 47 %.
Bien que l’augmentation du diamètre entraine l’augmentation de la valeur capacitive d’un TSC unitaire, il est important de prendre en considération le fait qu’au sein d’une matrice de TSC, l’augmentation du diamètre entraine une réduction de la densité de TSC. Ainsi, à l’échelle du dispositif, l’augmentation du diamètre n’entraine pas nécessairement l’augmentation de la densité de capacité.
La Figure II. 10 représente quant à elle l’évolution de l’ESR en fonction du diamètre du via, les valeurs présentées ont été calculées dans le cas de l’alumine. La différence avec l’oxyde de tantale est négligeable, car seule la différence d’épaisseur de 20 nm entre les deux diélectriques influence le résultat du calcul de l’ESR de la partie supérieure de la structure. Comme on peut le voir, la réponse résistive de la structure décroit exponentiellement avec l’augmentation du diamètre. La résistance série de la structure est inférieure à 5 pour les diamètres supérieurs à 45 μm, et peut atteindre jusqu’à 46 dans le cas d’un via de diamètre 5 μm. Cet effet est à prendre en considération lors de la conception de la matrice de TSC afin d’atteindre les objectifs d’ESR de la matrice.
Influence de la profondeur du via
La profondeur du via dépend de l’étape de gravure profonde des TSC par DRIE. La Figure II. 11 représente l’évolution de la résistance série de la structure en fonction de la profondeur du via pour un diamètre fixé à 50 μm. La courbe en bleu représente les valeurs obtenues lors de l’utilisation d’une couche de 20 nm d’Al2O3 et la courbe en rouge celles obtenues pour une couche de Ta2O5 de 40 nm. La capacité augmente linéairement avec la profondeur du via, puisque la surface capacitive disponible est proportionnelle à la profondeur. Pour un via de 50 x 250 μm, la valeur capacitive d’un TSC unitaire est de 153 pF dans le cas de l’alumine et 225 pF dans le cas de l’oxyde de tantale, on retrouve le gain de 47 % calculé précédemment.
Contrairement au diamètre du via, la profondeur de ce dernier n’influence pas la densité de TSC de la matrice. Ainsi, l’augmentation de la profondeur du TSC entraine l’augmentation proportionnelle de la densité de capacité de la matrice de TSC.
La courbe rouge visible sur la Figure II. 12 représente l’évolution de la résistance série de la structure en fonction de la profondeur du via pour un diamètre fixé à 50 μm, les valeurs présentées ont été calculées dans le cas de l’alumine. L’ESR augmente linéairement avec la profondeur de la structure, un ESR de 10,4 est observé dans le cas d’un TSC de 50 x 250 μm.
Les croix bleues visibles sur la Figure II. 12 représentent quant à elles les valeurs de résistance de la composante longitudinale de l’électrode inférieure. Comme on peut le voir sur le graphique, les deux courbes sont confondues, mettant en évidence le fait que cette composante domine largement la valeur d’ESR de la structure complète. Ainsi, la résistance série de la structure est limitée par le transport longitudinal de l’électrode inférieure (selon l’axe Z).
Influence de l’épaisseur et de la non-conformité des couches
Afin d’évaluer l’influence de l’épaisseur et de la non-conformité des couches de l’empilement MIM sur les valeurs d’ESR et de capacité de la structure, il est nécessaire de fixer les paramètres géométriques du via. Ainsi, un via de diamètre 10 μm et de profondeur 80 μm a été considéré dans le modèle, cette structure correspond à la géométrie d’un TSV en intégration « via-middle ». Une couche de passivation conforme de 200 nm a été prise en compte dans le modèle.
Dans un premier temps, l’effet de la non-conformité de la couche de diélectrique sera discuté, puis l’influence de l’épaisseur et de la non-conformité de l’électrode inférieure seront présentées.
Influence de la conformité du diélectrique sur la valeur capacitive
La conformité de la couche diélectrique joue un rôle important sur la valeur capacitive du TSC. En effet, une épaisseur minimale de matériau se doit d’être déposée en tout point de la structure afin d’assurer la fiabilité du composant (tension de claquage, courant de fuites…). En conséquence, une non-conformité de la couche entraine la nécessité de déposer une épaisseur plus importante en haut de via afin de respecter l’épaisseur minimale nécessaire en fond de via, entrainant de ce fait une diminution de la valeur capacitive du TSC.
La Figure II. 13, représente l’évolution de la capacité en fonction de la conformité de la couche diélectrique. La courbe en bleu représente les valeurs obtenues dans le cas de l’utilisation d’une couche d’Al2O3 et la courbe en rouge celles obtenues pour une couche de Ta2O5, des électrodes conformes de 100 nm d’épaisseur ont été prises en compte dans la modélisation. Les valeurs présentées ont été calculées de manière à ce qu’une épaisseur minimale soit présente en fond de via : 20 nm dans le cas de l’alumine et 40 nm dans le cas de l’oxyde de tantale.
La valeur capacitive d’un TSC de 10 x 80 μm dont la couche de diélectrique de Ta2O5 est conforme est évaluée à 13,4 pF. Celle d’une couche présentant une conformité de 80 % est évaluée à 12 pF, soit une perte d’environ 10 % par rapport à une couche conforme (le constat est le même dans le cas de l’alumine). Il est donc crucial que la couche de diélectrique soit la plus conforme possible, toute non-conformité entrainant une perte non négligeable de la valeur capacitive du TSC.
Influence de l’épaisseur et de la conformité de l’électrode inférieure sur l’ESR
Comme discuté précédemment, la valeur d’ESR de la structure complète est limitée par le transport longitudinal des charges le long de l’électrode inférieure, l’effet de l’épaisseur et de la conformité de cette dernière a donc été évalué.
La Figure II. 14 représente l’évolution de l’ESR de la structure en fonction de l’épaisseur de l’électrode inférieure. Dans ce cas, les trois couches composant l’empilement MIM sont considérées comme conformes, l’épaisseur de diélectrique est 20 nm et celle de l’électrode supérieure est 100 nm. L’ESR de la structure complète diminue avec l’épaississement de la couche, elle a été évaluée à 34,5 lorsque l’électrode inférieure présente une épaisseur de 50 nm et à 11,6 pour une épaisseur de 150 nm.
La Figure II. 15 représente la variation de l’ESR en fonction de l’uniformité de l’électrode inférieure. Dans ce cas, l’épaisseur en haut de via est fixée à 100 nm. Si dans le cas d’une couche de 100 nm conforme l’ESR de la structure est évaluée à 17,4 , cette valeur monte à 29,7 lorsque la couche de TiN présente une conformité de 30 %.
Ainsi, la conformité de l’électrode inférieure joue un rôle de premier ordre sur la valeur d’ESR du composant, cependant une non-conformité peut être compensée par une augmentation de l’épaisseur cible de la couche (correspondant à l’épaisseur en haut de via). En effet, contrairement au cas de la couche de diélectrique, l’augmentation de l’épaisseur de l’électrode inférieure n’entraine pas d’effet néfaste significatif sur les performances du composant (bien que le temps de dépôt s’en trouve augmenté).
Figure II. 14. Évolution de l’ESR de la structure en fonction de l’épaisseur de l’électrode inférieure pour un TSC de 10 x 80 μm.
Figure II. 15. Évolution de l’ESR de la structure en fonction de la conformité de l’électrode inférieure pour un TSC de 10 x 80 μm et une épaisseur de 100 nm.
Conclusions sur l’influence de l’architecture d’un TSC unitaire sur les valeurs d’ESR et de capacité Le modèle RC présenté précédemment a permis l’évaluation des valeurs de résistance série et de capacité du TSC en fonction de son architecture. Cela a permis de tirer certaines conclusions sur le comportement de la structure en fonction des différents paramètres géométriques.
Comme on pouvait le supposer, l’augmentation du diamètre et de la profondeur de via entraine l’augmentation de la valeur capacitive du TSC. Cependant, si l’augmentation de la profondeur entraine l’augmentation de la densité de capacité à l’échelle d’une matrice de TSC, ce n’est pas forcément le cas pour l’augmentation du diamètre puisque cette augmentation entraine parallèlement la diminution de la densité de TSC dans la matrice (les vias étant plus larges, leur nombre diminue à pas de répétition égal).
Deux types de couches diélectriques ont été évalués, 20 nm d’alumine (R = 8,5) et 40 nm d’oxyde de tantale (R = 25). Sur la totalité des structures étudiées, le gain offert par la plus haute permittivité relative de l’oxyde de tantale a été évalué à 47 % par rapport à l’utilisation de la couche d’alumine.
L’augmentation de la profondeur et la réduction du diamètre de via entrainent tous deux l’augmentation de la résistance série de la structure. Si dans le premier cas la relation est linéaire, l’ESR décroit exponentiellement avec l’augmentation du diamètre, un phénomène qu’il faut prendre en compte lors du design de la matrice de TSC afin de respecter les objectifs de fiabilité. De plus, il a été démontré que l’ESR de la structure est limitée par le transport longitudinal de l’électrode inférieure.
La conformité des couches de l’empilement MIM est un paramètre de premier ordre influençant les valeurs d’ESR et de capacité. Si dans le cas des électrodes, l’augmentation de la résistance série due à la non-conformité de la couche peut être compensée par l’augmentation de l’épaisseur cible de cette dernière, ce n’est pas le cas du diélectrique où un surdépôt en haut de via entraine une diminution non négligeable de la valeur capacitive du composant. Il est donc crucial de développer un dépôt diélectrique le plus conforme possible afin d’optimiser la valeur capacitive du TSC.
Évaluation des performances électriques d’une matrice de TSC
La précédente section a permis l’évaluation des valeurs d’ESR et de capacité d’un TSC unitaire en fonction des paramètres géométriques de son architecture. Cependant, le composant complet est constitué d’une matrice mettant en parallèle une multitude de TSC unitaires. Cette partie a donc pour objectif l’évaluation des valeurs de capacité et d’ESR d’une telle matrice en fonction de ses paramètres de conception.
Modélisation d’une matrice de TSC
Plusieurs paramètres sont à prendre en considération lors de la conception de la matrice de TSC, ils sont illustrés sur la Figure II. 16. La taille de la matrice est définie par sa longueur x et sa largeur y, représente le diamètre d’un TSC et S l’espace entre deux TSC consécutifs. Le pas de répétition P (ou pitch) est la somme du diamètre et de l’espace inter-via S. Le nombre de TSC dans la matrice dépend d’une part de la taille de cette dernière, mais aussi du pas de répétition des vias, qui définit sa densité.
Le placement des TSC au sein de la matrice joue lui aussi un rôle important, on peut distinguer deux types d’organisation de matrice :
– La matrice carrée où le pas de répétition P définit la taille de la cellule élémentaire selon les axes x et y.
– La matrice hexagonale, plus compacte, où la taille de la cellule élémentaire est définie par le pas de répétition P selon l’axe x et ?√32 selon l’axe y. Ce type de matrice est visible sur la Figure II. 16. Afin de permettre l’évaluation des performances électriques du composant capacitif, il est nécessaire de prendre certaines hypothèses en considération :
– Les interconnexions reliant les TSC les uns aux autres sont considérées comme des conducteurs parfaits d’impédance nulle.
– Tous les TSC présents au sein de la matrice sont supposés identiques (pas de variation de géométrie, d’épaisseur et d’uniformité des couches déposées), de sorte que tous les TSC possèdent la même impédance.
– L’inductance série d’un TSC unitaire ESLTSC est évaluée à 166 ± 34 pH. Cette valeur a été extraite de la simulation électromagnétique par éléments finis d’une structure équivalente qui sera présentée dans le dernier chapitre de ce manuscrit (voir section 3.2.1 du chapitre IV).
|
Table des matières
Introduction générale
Chapitre I : Contexte de l’étude
1 Introduction
2 Évolution des architectures en microélectronique
2.1 Évolution et limitations des méthodes d’intégration classique
2.1.1 Historique de l’évolution de l’industrie microélectronique
2.1.2 Étapes de réalisation d’un CI classique.
2.1.3 Limitation de l’intégration bidimensionnelle
2.2 Du 2D vers la 3D
2.2.1 Évolution des architectures planaires.
2.2.2 Principe et apports de l’intégration 3D.
2.3 L’interposeur
2.3.1 L’approche 2.5D
2.3.2 Différentes méthodes de réalisation des TSV
2.4 Étapes de réalisations d’un interposeur silicium passif.
2.4.1 Réalisation des Through Silicon Vias (TSV)
2.4.2 Réalisation des niveaux d’interconnexions damascènes
2.4.3 Réalisation de la face arrière de l’interposeur
3 La capacité Métal-Isolant-Métal
3.1 Principe de fonctionnement
3.2 Critères de performances
3.2.1 Valeur de capacité
3.2.2 Courant de fuite
3.2.3 Linéarité en tension
3.2.4 Tension de claquage
3.3 Revue bibliographique des empilements MIM intégrés
3.3.1 Les matériaux candidats à l’intégration MIM
3.3.2 L’évolution des diélectriques haute permittivités
3.3.3 Développement de nouvelles architectures
4 Le réseau de distribution de puissance dans les circuits 3D
4.1 Principes et enjeux du Power Delivery Network
4.1.1 Rôle du Power delivery network
4.1.2 Les sources de bruit dans le PDN
4.2 Principe et limites du découplage capacitif
4.2.1 Principe du découplage capacitif
4.2.2 Impact des effets parasites de la capacité sur la tension à ses bornes
4.2.3 Mise en parallèle de capacités de découplages au sein du PDN
4.2.4 Effet d’antirésonance dans le PDN
4.3 Évolution des PDN pour l’intégration 3D
4.3.1 Limitation des méthodes de découplages classiques
4.3.2 L’augmentation de l’impédance du PDN dans les circuits 3D
4.3.3 Solutions de découplage capacitif pour les circuits 3D
5 Conclusion
Chapitre II : Présentation et évaluation de l’architecture du Through Silicon Capacitor
1 Introduction
2 Intégration d’une MIM de découplage 3D au sein de l’interposeur.
2.1 Présentation du Through Silicon Capacitor
2.2 Objectifs de performances de la capacité TSC
2.3 Démarche de l’étude
3 Développement d’un modèle analytique RC distribué
3.1 Dimensionnement de la structure et hypothèses de modélisation
3.2 Modélisation du flanc de TSC
3.3 Prise en compte de la non-conformité des couches déposées en flanc de via.
3.4 Intégration de la contribution du fond du TSC au modèle RC
4 Influence de l’architecture d’un TSC unitaire sur l’ESR et la capacité
4.1 Les matériaux évalués et leurs caractéristiques
4.2 Influence de la géométrie du via
4.2.1 Influence du diamètre du via
4.2.2 Influence de la profondeur du via
4.3 Influence de l’épaisseur et de la non-conformité des couches
4.3.1 Influence de la conformité du diélectrique sur la valeur capacitive
4.3.2 Influence de l’épaisseur et de la conformité de l’électrode inférieure sur l’ESR
5 Évaluation des performances électriques d’une matrice de TSC
5.1 Modélisation d’une matrice de TSC
5.2 Influence de la géométrie et du design de la matrice sur les performances électriques du composant
5.2.1 Influence du type de procédé de réalisation des TSV sur la densité de capacité
5.2.2 Influence de la densité de la matrice sur la densité de capacité
5.2.3 Influence de la taille de la matrice sur les valeurs de capacité, d’ESR et d’ESL
6 Conclusion
Chapitre III : Développement de procédés
1 Introduction
2 Développement du dépôt de l’empilement MIM dans des vias profonds
2.1 Procédés de dépôt du diélectrique
2.1.1 Critères de choix du procédé de dépôt diélectrique
2.1.2 Présentation des procédés de dépôt étudiés
2.2 Procédé de dépôt des électrodes
2.2.1 Critères de choix du procédé de dépôt des électrodes
2.2.2 Présentation du procédé de dépôt de TiN par MOCVD
2.3 Caractérisation de l’empilement MIM déposé dans des vias profonds
2.3.1 Conformité de l’empilement MIM déposé dans des vias profonds
2.3.2 Résistivité d’une couche de TiN en flanc de tranchée
3 Développement de la co-intégration TSC/TSV
3.1 Principe de co-intégration du TSC et du TSV au sein d’un interposeur « via middle »
3.2 Réalisation des étapes de co-intégration TSC/TSV.
3.2.1 Principe de l’électrolyse de cuivre pour le remplissage de vias
3.2.2 Développement de l’étape de partial-filling
3.2.3 Remplissage du via post partial-filling et dépôt MIM.
3.3 Influence du partial-filling sur les performances électriques de la capacité
3.3.1 Influence du partial-filling sur la valeur capacitive
3.3.2 Influence du partial-filling sur l’ESR du composant
4 Conclusion
Chapitre IV : Évaluation des performances du composant TSC intégré à l’interposeur
1 Introduction
2 Caractérisation électrique de matrices capacitives
2.1 Présentation du dispositif de test
2.1.1 Réalisation du démonstrateur
2.1.2 Présentation des structures de test
2.2 Caractérisation électrique de matrices de TSC
2.2.1 Caractérisation de la valeur capacitive
2.2.2 Caractérisation du courant de fuites
2.2.3 Comportement fréquentiel du composant
3 Simulation électromagnétique d’une matrice de TSC
3.1 Présentation de la méthodologie
3.1.1 Présentation de la structure modélisée
3.1.2 Extraction du modèle électrique du TSC
3.2 Résultats des simulations électromagnétiques par éléments finis
3.2.1 Simulation d’un TSC unitaire
3.2.2 Simulation de matrices de TSC
4 Conclusion
Conclusion générale et perspectives
Références
Annexes
1 Modélisation analytique distribuée du flanc de TSC
1.1 Modélisation simplifiée du flanc de TSC
1.2 Modélisation complète du flanc de TSC
1.3 Modification du modèle analytique RC pour inclure le partial-filling
2 Concept du TSC comportant plusieurs couches diélectriques
Résumé
Abstract
Télécharger le rapport complet
