La technologie MOS : Evolution historique et nouveaux enjeux

Fonctionnement du transistor MOS

Historique de la technologie MOSFET 

L’invention du transistor MOS (Metal Oxide Semiconducteur) il y a 60 ans représente une découverte essentielle dans l’histoire des technologies. La simplicité de fabrication, les excellentes performances et les nombreuses applications de ce composant électronique en font aujourd’hui l’acteur principal et incontournable de l’ensemble de l’industrie de la microélectronique. Le principe de fonctionnement du transistor MOS a été énoncé au cours des années 20 par J. Lilienfield [Lilienfield26]. L’idée de base est de contrôler la densité de charge d’un matériau et donc sa résistivité par le biais d’un effet de champ exercé par une électrode isolée (Fig. 1). Les différentes expérimentations se révèlent toutefois infructueuses du fait des difficultés techniques liées à la fabrication des dispositifs. En particulier, l’étape la plus critique concerne la réalisation du matériau isolant électriquement le canal de l’électrode de commande.

La première démonstration expérimentale de l’effet transistor grâce à un matériau semiconducteur n’est réalisée que trente ans plus tard par J. Bardeen et W.H. Brattain grâce à un transistor bipolaire sur un substrat de Germanium [Bardeen47]. Les travaux théoriques de W. Schokley [Shokley49, Shokley50] confirment le potentiel des dispositifs électroniques à base de semiconducteurs. Les développements liés au transistor bipolaire ont permis des avancées technologiques majeures, telles que le masque dur en oxyde, la photolithographie, et les techniques de dopage par diffusion. Les briques de base de la technologie microélectronique sont donc posées lorsque D. Kahng et M.M. Atalla [Kahng60] présentent en 1960 leur travaux portant sur les états de charge entre le silicium monocristallin et l’oxyde de silicium. La faible densité d’états à l’interface Si/SiO2 permet le fonctionnement du premier transistor MOS planaire à effet de champ (MOSFET) sur substrat de silicium près de quarante ans après la formulation de son principe. J.S. Kilby [Kilby58] et R.N. Noyce [Noyce61], grâce à l’invention des circuits intégrés, achèvent de démontrer l’importance des applications potentielles des technologies MOS, tant sur le plan du traitement de l’information (ordinateurs) que pour sa propagation (télécommunications).

Principe de Fonctionnement

Le schéma d’un transistor MOSFET conventionnel de type p – c’est-à-dire mettant en œuvre une conduction par les trous dans le canal – est représenté en Fig. 2. Le transistor est composé d’un condensateur MOS (Métal-Oxyde-Semiconducteur), formée par la grille, l’oxyde de grille et le substrat. Les extrémités de ce condensateur MOS sont connectées par des zones de silicium dopées : la source et le drain. La zone «Métal» de la capacité MOS est en réalité fabriquée en polysilicium dans les technologies actuellement en production, mais est décrite comme un métal par abus de langage.

En polarisant le dispositif avec une tension entre la grille et la source Vgs égale à une tension entre le drain et la source Vds (ces tension ayant une valeur égale à -VDD, la tension nominale de fonctionnement du circuit), les porteurs majoritaires sont repoussés de l’interface oxyde/semiconducteur. Les porteurs minoritaires sont attirés, et créent une zone d’inversion, formant ainsi un canal de conduction sous la grille. La différence de potentiel entre la source et drain permet un écoulement des trous et donc l’apparition d’un courant électrique. C’est l’état « passant » du transistor MOS. En annulant la polarisation de grille Vgs, la couche d’inversion disparaît, de même que le courant électrique. C’est l’état « bloqué » du transistor.

Régimes de Fonctionnement de la capacité MOS

Cette partie s’attache à décrire les mécanismes physiques liés aux différents régimes de fonctionnement de la capacité MOS. Nous considérons dans la discussion suivante le cas d’un PMOS, c’est-à-dire d’une grille dopée p, et d’un canal dopé n. Nous supposons aussi le travail de sortie du métal φm égal à celui du semiconducteur φs, de manière à se placer en situation de bandes plates à tension de grille nulle pour des raisons de simplification des expressions numériques.

Dans les expressions formulées par la suite, l’axe des x prend son origine à l’interface oxyde/semiconducteur, et croît dans la direction du substrat. Le semiconducteur est défini par l’énergie de la bande de valence EV(x), le niveau de Fermi intrinsèque Ei(x), le niveau de Fermi EF et l’énergie de la bande de conduction EC(x). Nous définissons qφ(x) comme la déviation d’énergie entre Ei(∞) et Ei(x) en fonction de la distance à l’interface oxide/semiconducteur. Ce niveau d’énergie est conditionné par l’effet de champ au voisinage de l’interface. Le niveau de Fermi intrinsèque à l’interface s’écrit qφ(x=0)=qφS.

Applications des transistors MOSFET 

De nombreuses applications ont pu être développées à partir du transistor MOS, dont la principale est le circuit logique CMOS. Les transistors sont montés en inverseurs (nMOS / pMOS en parallèle) et réalisent les fonctions de base de la logique booléenne. Les circuits CMOS présentent une haute densité, une vitesse d’opération importante et sont utilisés entre autres pour la fabrication des micro processeurs. La linéarité du régime ohmique du transistor lui permet d’amplifier les signaux électriques, permettant ainsi la réalisation de fonctions analogiques. De même, ces dispositifs peuvent être utilisés pour amplifier des signaux à hautes fréquences et ainsi servir aux applications Radio-Fréquence (RF) pour les télécommunications. Des produits spécifiques peuvent aussi être dérivés des technologies MOS. La combinaison d’un transistor et d’une capacité permet ainsi la réalisation d’un point de mémoire Dynamic Random Acces Memory (DRAM). Par ailleurs, une jonction p/n polarisée en inverse à la source donne une mesure du nombre de photons incidents, et offre la possibilité de fabriquer les circuits « Imageurs », présents sur les modules caméras des téléphones portables. L’ensemble de ces applications peut être embarqué sur un même circuit intégré, formant ainsi un « System-On-Chip » SoC. Les SoC constituent aujourd’hui la plateforme de développement privilégiée de la plupart des produits électroniques hors micro-processeurs.

Impact de la miniaturisation sur les performances et solutions technologiques 

Evolution des paramètres avec la miniaturisation

Toutefois, les technologies développées au cours de la dernière décennie ont montré une augmentation importante des courants de fuites Ioff,. L’amélioration globale des performances en général, et du compromis Ion-Ioff en particulier, a pu être atteinte au détriment de la réduction de la tension d’alimentation, et ce en raison des limitations de l’oxide de grille. La tension d’alimentation, maintenue à environ 1V, génère donc de nouvelles tendances de miniaturisation en champ généralisé [Baccarani84], c’est-à-dire en considérant E = VDD/k. Afin de maintenir une vitesse de circuit suivant une évolution de facteur k, la tension d’alimentation a été moins diminuée que prévu, augmentant de fait le champ électrique E. Par conséquent, la puissance du circuit, la densité de puissance, et l’énergie par opération nécessaire sont en constante augmentation dans les technologies récentes. Il ressort de ces analyses que la puissance des circuits est aujourd’hui et sera dans les technologies futures une des principales contraintes à l’amélioration des performances [Haensch06].

Les effets SCE et DIBL : Impact des jonctions fines, poches et halos 

Dans le cas du transistor à canal long, nous avons considéré que le potentiel dans le canal est contrôlé par la grille. En mode « bloqué », une zone de charge d’espace s’établit à l’interface des jonctions polarisées en inverse formées par les zones source/drain et le canal. Lorsque les dimensions du dispositif diminuent, les zones de charge d’espace se rapprochent et prennent part au contrôle du potentiel dans le canal. C’est l’effet de canal court ou SCE (Short Channel Effect). Cet effet est amplifié lorsque le drain est polarisé. On parle alors de diminution induite de la barrière du drain ou DIBL (Drain Induced Barrier Lowering), mis en évidence par [Troutmann79].

Table des matières

Introduction Générale
I La technologie MOS : Evolution historique et nouveaux enjeux
I.1 Fonctionnement du transistor MOS
I.1.1 Historique de la technologie MOSFET
I.1.2 Principe de Fonctionnement
I.1.3 Régimes de Fonctionnement de la capacité MOS
I.1.3.1 Accumulation (φS > 0V)
I.1.3.2 Déplétion ( φF ≤ φS ≤ 0V )
I.1.3.3 Inversion ( φS < φF )
I.1.4 Caractéristiques Electriques idéales du transistor MOS
I.1.4.1 Mode « Bloqué » – Inversion Faible
I.1.4.2 Mode « Passant » – Inversion Forte
I.1.5 Applications des transistors MOSFET
I.2 Impact de la miniaturisation sur les performances et solutions technologiques
I.2.1 Evolution des paramètres avec la miniaturisation
I.2.2 Effets physiques liés à la miniaturisation du transistor MOS
I.2.2.1 Les effets SCE et DIBL : Impact des jonctions fines, poches et halos
I.2.2.2 Dégradation de la pente sous le seuil
I.2.2.3 Fuite de l’oxyde de grille : Vers un diélectrique à forte permittivité
I.2.2.4 Déplétion du polysilicium et intérêt d’une grille métallique
I.2.3 Vers de nouvelles Architectures
I.2.3.1 Transistor sur substrat Silicon-On-Insulator (SOI)
I.2.3.2 Transistor Silicon-On-Nothing SON
I.2.3.3 Architectures à Grilles Multiples
I.3 Intérêt des siliciures bord de bande pour le module de jonction
I.3.1 Augmentation des résistances de jonctions avec la miniaturisation
I.3.1.1 Cas des transistors Bulk
I.3.1.2 Cas des transistors sur films minces
I.3.2 Solutions offertes par les siliciures bord-de-bande et problématique de la thèse.
I.3.2.1 Ingénierie de hauteur de barrière sur une architecture standard
I.3.2.2 Intégration des siliciures bord de bande comme jonctions métalliques : transistors Schottky
I.3.2.3 Ségrégation de dopants dans les transistors Schottky
I.4 Conclusion
I.5 Références du chapitre I
II Propriétés thermodynamiques et électroniques des siliciures bord de bande
II.1 Mécanismes de formation des siliciures
II.1.1 Définition thermodynamique du mode de formation
II.1.2 Formation contrôlée par la diffusion
II.1.2.1 Loi de croissance linéaire-parabolique
II.1.2.2 Croissance simultanée de deux phases
II.1.3 Formation contrôlée par la nucléation
II.1.3.1 Théorie classique de la nucléation
II.1.3.2 Cas particulier des terres rares
II.2 L’interface Siliciure/Silicium : nature de la hauteur de barrière Schottky
II.2.1 Loi de Schottky-Mott
II.2.2 Modèle des charges fixes séparées
II.2.2.1 Approches empiriques
II.2.2.2 Etats d’énergie induits dans la bande interdite par le métal (MIGS)
II.2.2.3 Modèle des liaisons polarisées
II.2.2.4 Perspectives d’ingénierie de la hauteur de barrière
II.3 Transport électronique dans les contacts métal-semiconducteur
II.3.1 Le modèle thermoélectronique à émission de champ en mode direct
II.3.1.1 Définition du modèle
II.3.1.2 Normalisation des équations suivant Jm, Eb/kT et E00/kT
II.3.1.3 Extension du modèle en mode inverse
II.3.1.4 Prise en compte de l’abaissement de barrière par l’effet de charge image
II.4 Mesure de la hauteur de barrière : Intérêt de la mesure en température sur une structure de diodes Schottky têtes-bêches
II.4.1 La mesure Capacité – Tension (C-V)
II.4.2 La mesure par effet photo-électrique
II.4.3 La mesure électrique
II.5 Intégration des siliciures bord-de-bande dans les technologies CMOS : contexte et challenges
II.5.1 Contexte d’intégration des siliciures
II.5.2 Température de formation et Espèce Diffusante Dominante
II.5.3 Résistivité
II.5.4 Consommation de silicium pendant la siliciuration
II.5.5 Intégration sur architecture CMOS par la technologie SALICIDE
II.6 Conclusion
II.7 Références du chapitre II
III Fabrication et Caractérisation du siliciure d’erbium et du siliciure de platine
III.1 Techniques de fabrication des siliciures band-edge
III.1.1 Equipements utilisés pour le dépôt de métal et le recuit de siliciuration
III.1.1.1 Equipement de dépôt métallique et de recuit séquentiel sous Ultra-Vide
III.1.1.2 Four de recuit rapide à lampes
III.1.2 Séquence de fabrication des siliciures band-edge
III.2 Méthodes de caractérisation physique
III.2.1 Observations Morphologiques : Microscopies Electronique à Balayage (MEB) et à Transmission (MET)
III.2.1.1 Microscope Electronique à Balayage (MEB)
III.2.1.2 Sonde d’analyse des photons X par Dispersion d’Energie (EdX)
III.2.2 Analyses Cristallographiques : Diffraction par Rayons X (XRD)
III.2.2.1 Microscope Electronique à Transmission (MET)
III.2.3 Mesure de la résistance de couche (Rs) : la méthode 4-pointes
III.3 Formation des siliciures de terres rares : Exemple du siliciure d’Erbium ErSix
III.3.1 Observation de défauts microstructuraux de forme pyramidale
III.3.1.1 Formation de défauts après recuit rapide (RTA)
III.3.1.2 Formation de défauts après recuit sous ultra vide (UHV)
III.3.2 Guérison des défauts par nettoyage de la surface
III.3.3 Influence du nettoyage sur la réactivité des zones d’isolation SiO2
III.3.4 Influence de la température de recuit sur les propriétés morphologiques et électriques du siliciure
III.3.4.1 Propriétés morphologiques
III.3.4.2 Propriétés électriques
III.3.5 Mise en évidence du problème d’exodiffusion du silicium
III.3.6 Conclusion sur le siliciure d’erbium
III.4 Formation du Siliciure de Platine (PtSi)
III.4.1 Généralités sur la formation du siliciure de platine
III.4.2 Influence de la température du recuit de siliciuration
III.4.2.1 Résistivité
III.4.2.2 Cristallographie
III.4.2.3 Morphologie et rugosité
III.4.2.4 Interface
III.4.2.5 Hauteur de Barrière
III.4.3 Modulation de la hauteur de barrière Schottky par ségrégation de dopants : Vers une très faible barrière aux trous
III.4.4 Modulation de la hauteur de barrière Schottky par ségrégation de dopants : Vers une faible barrière aux électrons
III.4.5 Discussion sur les mécanismes de ségrégation des dopants
Conclusion Générale

Télécharger le rapport complet