Soutenance mémoire
La technologie des mémoires Flash : principe de fonctionnement et limitations
Du fait de leur non volatilité, leur densité d’intégration élevée et leur rapidité, les mémoires Flash ont largement contribué au développement des technologies mobiles ces dernières années. Elles ont été présentées pour la première fois par le Dr. Fujio Masuoka, un employé chez Toshiba, à la conférence « International Electron Devices Meeting (IEDM) » à San Francisco en 1984 [1]. Le principe de fonctionnement repose sur le stockage de charges électriques dans une grille flottante. Une cellule mémoire de type Flash, utilise comme structure de base un transistor MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) au sein duquel une grille flottante, le plus souvent en silicium polycristallin, est insérée entre la grille de contrôle et le canal du transistor. La grille flottante est isolée de la grille de contrôle et du canal par deux couches diélectriques : l’oxyde de contrôle (entre la grille de contrôle et la grilleflottante) et l’oxyde tunnel (entre le canal et la grille flottante). La grille flottante se charge avec des électrons lorsqu’un champ électrique suffisant est appliqué entre le substrat et la grille flottante. Les électrons peuvent être injectés dans la grille flottante par deux mécanismes [2]:
• Effet tunnel Fowler-Nordheim : ce mécanisme est obtenu en appliquant de fortes tensions sur la grille de contrôle. Les électrons peuvent alors traverser la barrière par effet tunnel et s’accumuler dans la grille flottante.
• Injection d’électrons chauds : une tension positive est appliquée sur la grille de contrôle et sur le drain. Tout d’abord, les électrons sont accélérés de la source vers le drain dans le canal du transistor. Lorsqu’ils ont accumulé suffisamment d’énergie, ils franchissent la barrière de l’oxyde tunnel et passent dans la bande de conduction de l’oxyde pour arriver ensuite dans la grille flottante. Ce mécanisme a l’avantage d’être rapide mais les électrons chauds endommagent l’interface substrat-oxyde et consomment une quantité importante de courant.
L’effacement d’une cellule mémoire Flash , est toujours réalisé en appliquant une tension négative sur la grille de contrôle permettant, par transport par effet tunnel Fowler-Nordheim, de transférer les électrons hors de la grille flottante. La rapidité d’effacement est d’ailleurs à l’origine du nom FLASH. La lecture des informations stockée est effectuée en appliquant une tension de lecture, comprise entre la tension de seuil de la cellule non chargée et de la cellule chargée. Le transistor est alors soit dans l’état conducteur (état 1), soit dans l’état bloqué (état 0), selon la charge présente dans la grille flottante.
L’évolution de la microélectronique est guidée par la miniaturisation de ses composants. Le domaine des mémoires ne fait pas exception. Jusqu’à aujourd’hui, la technologie Flash, s’est adaptée à cette évolution. La diminution des dimensions a permis l’amélioration des performances des mémoires Flash tout en réduisant les coûts de production. Cependant, la miniaturisation atteindra ses limites à l’horizon 2020. La difficulté majeure de la miniaturisation des mémoires Flash réside dans l’amincissement des diélectriques, en particulier celui de l’oxyde tunnel qui, lorsqu’il est trop fin (< 6 nm), n’est plus suffisamment isolant, ce qui entraîne un déchargement prématuré de la cellule et donc une mauvaise rétention de l’information. Aux limites générées par la réduction de l’épaisseur des diélectriques s’ajoute également le vieillissement prématuré de l’oxyde tunnel, conséquence de nombreux cycles d’écriture et d’effacement au cours desquels l’oxyde est soumis à de forts champs électriques. Ces derniers créent des défauts dans l’oxyde tunnel et augmentent les courants de fuite. Cette dégradation appelée SILC (pour Stress Induced Leakage Current), est d’autant plus significative que l’épaisseur de l’oxyde tunnel est faible. Enfin, outre des limites technologiques, il existe aussi une limite physique intrinsèque à la mémorisation Flash. La réduction des dimensions des dispositifs implique que la quantité d’électrons utilisée pour coder un bit devient de plus en plus faible. Cette réduction qui peut aller jusqu’à une dizaine d’électrons pour les générations décananométriques peut induire des problèmes de fiabilité [3].
Les mémoires non volatiles émergentes
Afin de surmonter les limitations de la miniaturisation des mémoires Flash, les plus grands groupes industriels du semi-conducteur comme Intel, IBM, Samsung et STMicroelectronics se sont lancés depuis quelques années dans la recherche d’une mémoire dite « universelle » qui combine les qualités des différentes mémoires existantes. Cette mémoire dite « universelle » doit présenter, en plus de l’aspect non volatile, une faible consommation en énergie, de faibles temps d’accès en lecture/écriture, une bonne endurance avec un très grand nombre de cycles (> 10⁶ ), une forte densité d’intégration et bien sûr un faible coût de production. De plus, elle doit être miniaturisable pour pouvoir suivre l’évolution des technologies CMOS à semi-conducteurs.
Dans ce contexte, de nouveaux concepts de mémoires non volatiles ont été développés ces dernières années. Parmi ces mémoires émergentes, nous pouvons citer les mémoires ferroélectriques (FeRAM), les mémoires magnéto-résistives (MRAM) et les mémoires résistives (RRAM) qui regroupent les mémoires résistives à pont conducteur (CBRAM), les mémoires résistives à base d’oxyde (OXRRAM) et les mémoires à changement de phase (PCRAM). Dans ce travail nous nous intéressons principalement aux mémoires à changement de phase. Nous ne présenterons donc que brièvement les autres technologies émergentes et détaillerons ensuite la technologie des mémoires à changement de phase.
Les mémoires ferroélectriques
Les cellules mémoires FeRAM sont composées d’un condensateur ferroélectrique adressé par un transistor MOS (structure 1T/1C). Dans ce type de mémoire, l’information est stockée dans le condensateur ferroélectrique sous la forme de deux états de polarisation rémanente. Celui-ci est constitué d’un matériau ferroélectrique inséré entre deux électrodes conductrices . Sous l’effet d’un champ électrique, l’état de polarisation du matériau ferroélectrique est renversé. Cela est rendu possible par la présence, au sein du matériau ferroélectrique, de régions de polarisations indépendantes (« domaines ferroélectriques ») dont la configuration évolue avec la tension externe [4]. Un exemple de matériaux ferroélectriques est le matériau pérovskite dans lequel l’atome situé au centre de la maille cristalline possède deux positions thermodynamiquement stables, qui correspondent aux deux polarisations de signes opposés . L’application d’un champ électrique permet de déplacer l’atome central d’une position à l’autre.
La croissance et la réorientation des domaines ferroélectriques dans la direction du champ électrique appliqué, explique l’existence d’un cycle d’hystérésis P = f(E) avec P et E représentant respectivement la polarisation et le champ électrique. . Les points A et D du cycle d’hystérésis correspondent aux deux états de polarisation à champ électrique nul. Ces deux états de «polarisation rémanente» confèrent à la mémoire son caractère nonvolatile. Ainsi, les états logiques 0 et 1 correspondent respectivement aux deux états de polarisation rémanente Pr+ et Pr-. Les points B et E correspondent aux deux états de polarisation nulle (champs coercitifs Ec+ et Ec-). Enfin, les points C et F sont associés aux deux états de polarisation à saturation Pmax. Pour écrire l’état logique 0, quel que soit l’état initial du matériau ferroélectrique, il suffit d’appliquer un champ électrique positif fort conduisant à une saturation de la polarisation (point C). Après annulation du champ électrique appliqué, le matériau retourne spontanément dans l’état de polarisation Pr+ correspondant au 0 binaire. Selon le même principe, l’application d’un champ électrique négatif fort permet de fixer la polarisation dans l’état rémanent Pr- et ainsi d’écrire l’état 1. La lecture s’effectue grâce à l’application d’un champ électrique fort quel que soit l’état logique :
• Si l’information stockée est un 0, l’application d’un champ positif permet de suivre la courbe D ➔ C du cycle d’hystérésis. Le signe de la polarisation reste inchangé au cours de cette étape, c’est la polarisation de « non-switching » Pnsw. Le faible courant électrique généré par le flux de charges associé à la polarisation de « non-switching » est appelé j0.
• Si l’information stockée est un 1, l’application d’un champ supérieur au champ coercitif (correspondant au point B) renverse l’état de polarisation (selon la courbe A ➔ C). Ce renversement ou « switching » de polarisation Psw est caractérisé par l’apparition d’une impulsion de courant j1 tel que j1 > j0.
L’analyse par un comparateur de courants permet alors de distinguer les deux états de polarisation et de lire l’information stockée.
De par leur rapidité et leur faible consommation, les mémoires FeRAM sont utilisées depuis quelques années déjà pour des applications de niche telles que les étiquettes électroniques RFID (Radio Frequency IDentification) et les cartes à puces pour l’identification… Toutefois, les procédés d’intégration sont complexes et l’aptitude du condensateur ferroélectrique à supporter la réduction de taille reste très limitée. Pour les faibles dimensions du condensateur, la discrimination des deux états de polarisation devient de plus en plus difficile [5], [6]. La lecture destructive imposant une réécriture de l’information après lecture constitue une autre limitation de la technologie FeRAM en termes de fiabilité .
Les mémoires magnétiques MRAM
Les mémoires magnétiques, dont le principe de fonctionnement a été proposé pour la première fois en 1975 [7], utilisent deux états stables d’aimantation présents dans un matériau ferromagnétique. La cellule mémoire est constituée de deux couches de matériaux ferromagnétiques séparées par une fine couche d’oxyde formant ainsi une jonction tunnel magnétique MTJ (pour Magnetic Tunnel Junction). Chacune des couches ferromagnétiques possède sa propre orientation magnétique. L’orientation magnétique de la couche inférieure est fixée (elle est dite de référence) tandis que celle de la couche supérieure (couche libre) peut être orientée par l’application d’un champ magnétique. D’après le phénomène de magnétorésistance tunnel TMR (pour Tunnel MagnetoResistance) intervenant dans une jonction MTJ, la résistance de la couche tunnel varie avec l’orientation du champ magnétique entre les deux couches ferromagnétiques. Si les deux couches ferromagnétiques sont de même orientation magnétique (configuration parallèle P), la résistance est faible. A l’inverse, si les orientations magnétiques sont opposées (configuration antiparallèle AP), la résistance est élevée. Ces deux états de résistance Rbas et Rhaut correspondent respectivement aux niveaux binaires 0 et 1. Il est donc possible d’écrire des 0 et des 1 logiques en modifiant l’orientation de l’aimantation de la couche ferromagnétique supérieure. Les mémoires magnétiques sont classées en fonction du mode utilisé pour modifier l’orientation magnétique :
❖ les MRAM de première génération ou FIMS-MRAM (pour Field Induced Magnetic Switching MRAM) : l’écriture utilise le champ magnétique généré par des matrices de lignes de courant placées à proximité des cellules magnétiques. Afin de sélectionner une seule cellule, on utilise deux conducteurs croisés, l’un au-dessus, l’autre au-dessous de la cellule . En tirant parti de la dépendance angulaire du champ de renversement de l’aimantation dans une nanostructure magnétique, seule la cellule se trouvant à l’intersection des deux lignes peut commuter.
❖ les TAS – MRAM (pour Temperature Assisted Switching – MRAM) : Le principe est d’augmenter localement la température par effet Joule en appliquant un courant à travers la jonction MJT puis d’appliquer un faible champ magnétique. Le transistor en série ne sert plus uniquement à la lecture mais aussi à faire circuler le courant d’échauffement.
❖ les STT – MRAM (pour Spin Transfer Torque MRAM) : dans cette approche, l’écriture se fait uniquement par un courant polarisé en spin traversant le point mémoire via le transistor de sélection, sans champ magnétique appliqué.
|
Table des matières
Introduction Générale
Chapitre 1 : Les mémoires à changement de phase : principe, applications et limitations, procédés de dépôt
I- Contexte
I.1- La technologie des mémoires Flash : principe de fonctionnement et limitations
I.2- Les mémoires non volatiles émergentes
I.2.1- Les mémoires ferroélectriques
I.2.2- Les mémoires magnétiques MRAM
I.2.3- Les mémoires résistives RRAM
II- Technologie des mémoires à changement de phase
II.1- Fonctionnement d’une cellule PCRAM
II.2- Transition de phase
II.2.1- Amorphisation
II.2.2- Cristallisation
II.3- Les matériaux à changement de phase PCM (Phase Change Materials)
II.3.1- Les alliages PCM
II.3.2- Les propriétés des matériaux à changement de phase
II.3.3- Choix des matériaux à changement de phase pour les applications PCRAM
II.3.4- Le dopage des matériaux à changement de phase
II.3.5- Quelques propriétés des composés binaire GeTe et ternaire Ge2Sb2Te5 (GST)
II.4 – Limitations des mémoires à changement de phase
III- Etat de l’art sur les principaux procédés de dépôt des matériaux à changement de phase
III.1- Dépôt par voie physique (PVD)
III.2- Dépôt par voie chimique (CVD et ALD)
III.2.1– Dépôt par CVD
III.2.2 – Dépôt par ALD
IV- Conclusion
Chapitre 2 : Procédé d’élaboration et méthodes de caractérisation des couches minces de matériaux à changement de phase
I- Dépôt chimique en phase vapeur (CVD)
I.1- Généralités
I.2- L’assistance Plasma
I.2.1- Définition d’un plasma
I.2.2- Grandeurs caractéristiques d’un plasma
I.2.3- Principe du dépôt CVD assisté plasma (PECVD)
I.2.3- Paramètres clés du dépôt PECVD
I.2.4- Réactions dans un procédé PECVD
I.3- Intérêt de la MOCVD à injection liquide pulsée
II- Description de la machine de dépôt « ALTACVD200 »
II.1- Système d’injection
II.2- La chambre de dépôt
III- Précurseurs
IV- Méthodes de caractérisation
IV.1- Caractérisation du plasma par spectroscopie d’émission optique (OES)
IV.2- Caractérisation des couches par XPS
IV.2.1- Principe
IV.2.2 – Profondeur d’analyse
IV.2.3 – Les différents pics d’un spectre XPS
IV.2.4- Effet de charge
IV.2.5- Appareillage
IV.2.6- Conditions d’acquisition et de traitement des spectres XPS
IV.3 – Caractérisation des couches par EDX
IV.4- Caractérisation des couches par FTIR
V- Détermination des températures de cristallisation des couches
V.1- La réflectométrie optique en température
V.2- Mesure de la résistivité (méthode 4 pointes) en température
Chapitre 3 : Dépôt du composé binaire GeTe par PE-MOCVD
I- Dépôt de couches minces de Ge
I.1- Analyse du plasma de dépôt et de la composition chimique des couches de Ge : vers la compréhension des mécanismes de croissance
I.1.1- Analyse du plasma de dépôt par spectroscopie d’émission optique (OES)
I.1.2 – Spectroscopie de Photoélectrons X (XPS)
I.1.3 – Spectroscopie infrarouge à transformée de Fourier (FTIR)
I.1.4- Mécanismes de dissociation proposés
I.2- Morphologie des couches de germanium
II- Dépôt de couches minces de Tellure
II.1- Analyse du plasma de dépôt et de la composition chimique des couches de Te : vers la compréhension des
mécanismes de croissance
II.1.1- Analyse du plasma de dépôt de Te par spectroscopie d’émission optique (OES)
II.1.2- Composition chimique des couches de Te
II.1.3- Mécanismes de dissociation proposés
II.2- Morphologie des couches de Te
III- Dépôt de couches minces de GeTe
III.1- Analyse par XPS de la composition chimique des couches de GeTe
III.2- Optimisation des conditions de dépôt pour l’obtention du composé GeTe stœchiométrique
III.3- Analyse FTIR
III.4 Analyse par faisceaux d’ions RBS, NRA, ERDA
III.5 Morphologie des couches de GeTe
III.5.1 Microscopie Electronique à Balayage (MEB)
III.5.2 Microscopie à force atomique (AFM)
III.5.3- Morphologie des films de GeTe déposés sur différents substrats : SiO2 / TiN / W
III.6 Analyse du plasma de dépôt par spectroscopie d’émission optique (OES)
III.7- Profil de concentration des couches GeTe
III.8- Propriétés de changement de phase : Mesures de réflectivité et de résistivité
IV- Conclusion
Conclusion Générale
