Historique du DFM

Le secteur de la microรฉlectronique est continuellement en รฉvolution. Les attentes du marchรฉ et les progrรจs techniques imposent une rรฉactivitรฉ soutenue de la part des industriels, tant sur le plan de lโ€™innovation que sur le plan des temps de dรฉveloppement. La course dictรฉe par la loi de Moore impose lโ€™adoption de technologies de plus en plus avancรฉes et restreint le temps disponible pour les porter ร  maturation. La consรฉquence principale est la difficultรฉ grandissante ร  obtenir des rendements comparables avec ceux obtenus pour les technologies prรฉcรฉdentes. En effet, lโ€™avancรฉe technologique accompagnant la rรฉduction des dimensions des transistors pose certaines limitations ร  lโ€™industrie microรฉlectronique. Cellesci concernent aussi bien le monde de la fabrication, avec lโ€™apparition de limitations physiques jusquโ€™alors mรฉconnues, que le monde de la conception qui voit ses contraintes se multiplier. Parmi elles, la complexification des rรจgles de conception et lโ€™apparition de rรจgles dites ยซ recommandรฉes ยป complique grandement le travail des concepteurs. En effet, lร  oรน le respect des rรจgles de conception standard assurait la possibilitรฉ de rรฉaliser un circuit sur silicium, la variabilitรฉ technologique et les chutes de rendement ont fait รฉmerger une nouvelle catรฉgorie de rรจgles de conception, dont le respect facilite le travail de fabrication et augmente le rendement mais augmente la surface des circuits dans la plupart des cas. Les pressions technologiques et industrielles ne sโ€™accommodant pas facilement de ce type de contrainte, cette nouvelle approche de la conception nommรฉe DFM (pour ยซ Design For Manufacturingยป) peine ร  sโ€™affirmer comme une rรฉfรฉrence. En effet, le retour sur investissement de lโ€™adoption dโ€™une mรฉthode de conception de type DFM est une question rรฉcurrente chez les principaux groupes industriels. Pourtant, de nombreux exemples montrent que les industriels exploitants des nล“uds technologiques trรจs avancรฉs ont adoptรฉ une mรฉthode de conception orientรฉe DFM. Il apparaรฎt que les solutions DFM ne se limitent pas uniquement ร  lโ€™ajout de rรจgles supplรฉmentaires. Lโ€™approche DFM passe รฉgalement par une rรฉorganisation de la mรฉthode de conception dans le but dโ€™amรฉliorer le rendement. Pour ce faire, il est nรฉcessaire de dรฉmontrer les bรฉnรฉfices de lโ€™adoption du DFM et dโ€™accompagner les diffรฉrentes parties du flot de production face ร  ce nouveau dรฉfi.

Introduction au DFMย 

Le DFM (pour ยซ Design for Manufacturing ยป) est adoptรฉe dans ces derniรจres annรฉes comme solution aux limitations inhรฉrentes ร  la course technologique menรฉe par les diffรฉrents acteurs du monde de la microรฉlectronique. En rรฉponse ร  une complexification grandissante des mรฉthodes de conception et de fabrication, cette nouvelle branche entend amรฉliorer les rendements des technologies avancรฉes. Ses principaux buts sont de changer les mentalitรฉs et de tenter de pallier la variabilitรฉ grandissante des procรฉdรฉs de fabrication par des mรฉthodes de conception tenant compte de ces nouvelles contraintes. Cependant, le bon dรฉroulement de son adoption par lโ€™industrie est dรฉgradรฉ par les contraintes รฉconomiques importantes qui rรฉgissent ce secteur. La difficultรฉ ร  chiffrer le retour sur investissement dโ€™un changement de mรฉthode de conception a pour effet la multiplication des interprรฉtations de lโ€™approche DFM, et on assiste ร  lโ€™apparition de nombreuses ramifications parallรจles. Celles-ci permettent de rรฉsoudre certains problรจmes, mais nโ€™autorisent pas lโ€™anticipation des dรฉrives physiques futures promise par la solution DFM. Cโ€™est pourquoi une nouvelle mรฉthode de conception, le DFMยฒ, est dรฉfinie. Elle permet de crรฉer des interactions entre les diffรฉrents acteurs du processus de dรฉveloppement dโ€™un produit, afin de confronter leurs contraintes pour dรฉfinir des solutions innovantes dans le but dโ€™amรฉliorer le gain de rendement.

La course ร  la rรฉduction des dimensions dans le secteur de la microรฉlectronique sโ€™accompagne de limitations jusquโ€™alors ignorรฉes, car leur impact sur le rendement nโ€™est pas significatif. Les solutions aux difficultรฉs rencontrรฉes ne se limitent pas ร  la rรฉsolution des dรฉfis physiques gรฉnรฉrรฉs par lโ€™avancรฉe technologique, car le facteur de variabilitรฉ de la fabrication reprรฉsente une part de plus en plus consรฉquente dans les pertes de rendement et est par nature imprรฉvisible. De ce fait, lโ€™espace des solutions sโ€™est recentrรฉ autour dโ€™une nouvelle approche de la mรฉthode de conception plus ร  lโ€™รฉcoute des contraintes de la fabrication : le DFM, qui est prรฉsentรฉ en partie I.2. Cependant, les diffรฉrentes orientations et interprรฉtations donnรฉes ร  lโ€™approche DFM ne suffisent pas toujours ร  adresser de la meilleure maniรจre les dรฉfis technologiques. Ainsi, la partie I.3 prรฉsente un nouveau concept de mรฉthode de conception, oรน les ย mondes de la conception et de la fabrication sont interconnectรฉs autour dโ€™un acteur qui gรจre les flux dโ€™informations ร  travers les canaux de communication ainsi crรฉรฉs. Cette mรฉthode de conception innovante est baptisรฉe DFMยฒ, et sa dรฉfinition thรฉorique sert de cadre aux travaux et rรฉsultats prรฉsentรฉs dans la suite de cette thรจse.

Evolution technologiqueย 

Les avancรฉes technologiques dans la microรฉlectronique

Lโ€™industrie du semi-conducteur est un secteur trรจs compรฉtitif et ร  forte croissance. De ce fait, la survie dans ce secteur passe nรฉcessairement par une rรฉactivitรฉ extrรชme. Les รฉvolutions technologiques de ce domaine ont รฉtรฉ prรฉdites par Gordon Moore en 1965 [Mooreโ€™65], ร  lโ€™origine dโ€™un modรจle รฉconomique qui permit de prรฉvoir notamment la rรฉduction des dimensions des transistors, qui sont les briques รฉlรฉmentaires des circuits microรฉlectroniques, afin dโ€™amรฉliorer ร  la fois ses caractรฉristiques รฉlectriques et la densitรฉ dโ€™intรฉgration de ces composants (Figure 1). Les diffรฉrentes gรฉnรฉrations de transistors sont attachรฉes au concept de nล“ud technologique, dรฉterminรฉ par des contraintes รฉlectriques et dimensionnelles qui sont dรฉfinies par lโ€™ITRS (International Technology Roadmap for Semiconductors) [ITRSโ€™07]. Cette loi, prรฉdisant le doublement du nombre de transistors tous les dix huit mois (rรฉajustement de 1975) dans des circuits de mรชme taille, est aujourdโ€™hui plus ou moins suivie par les industriels en raison du dรฉfi technologique majeur que reprรฉsente une telle รฉvolution. En effet, de nombreuses contraintes physiques apparaissent avec la rรฉduction des dimensions et les processus standard de fabrication et de vรฉrification ne permettent plus de suivre ce modรจle dโ€™รฉvolution. Le fonctionnement dโ€™un processus de conception pour des technologies dites ยซ anciennes ยป autorise la sรฉparation des diffรฉrentes รฉtapes de la fabrication. Les rรจgles de dessin fournies par le dรฉpartement du dรฉveloppement des technologies se limitent principalement ร  des contraintes gรฉomรฉtriques basiques, comme la taille minimale dโ€™un rectangle ou encore lโ€™espacement minimal entre deux polygones. En effet, pour des nล“uds technologiques supรฉrieurs ร  350nm, la dimension de la longueur de grille minimale ร  imprimer par lithographie est supรฉrieure ร  la longueur dโ€™onde de la lumiรจre utilisรฉe, et de ce fait nโ€™implique pas de spรฉcifications de dessin contraignantes. La maรฎtrise de la technologie se fait de maniรจre assez rapide et lโ€™arrivรฉe du rendement dans une phase mature nโ€™est pas entravรฉe par des dรฉrives physiques non contrรดlรฉes.

Les limitations induites par la progression technologique

Pour les technologies avancรฉes, il devient de plus en plus difficile de contrรดler le processus de fabrication. En effet, la maรฎtrise des diffรฉrentes รฉtapes de la rรฉalisation dโ€™un produit se heurte ร  une variabilitรฉ des rรฉsultats produits. Celle-ci est inhรฉrente au rapprochement continu des attentes industrielles vers les limites technologiques des procรฉdรฉs de fabrication. Ainsi les paramรจtres รฉlectriques dรฉfinis lors de la phase de conception dโ€™un composant รฉlectronique ne seront pas les mรชmes que ceux du composant rรฉalisรฉ sur silicium [Raghavendra’08]. Ce phรฉnomรจne est appelรฉ variation de fabrication ou ยซ process variation ยป. Il apparaรฎt ร  diffรฉrentes รฉtapes du processus de fabrication, telles que la lithographie, lโ€™implantation ionique ou encore le polissage mรฉcanico-chimique (connu sous le sigle CMP : ยซ Chemical Mechanical Polishing ยป). Les principaux facteurs de variation de fabrication sont le dรฉsalignement de la plaque de silicium lors de la phase de lithographie, la fluctuation alรฉatoire des dopants (particules introduites dans la structure cristalline dโ€™un matรฉriau semi-conducteur afin de modifier ses paramรจtres รฉlectroniques, comme la conductivitรฉ) ou encore des imperfections dans la planรฉitรฉ des diffรฉrents niveaux. Durant les quarante derniรจres annรฉes, la rรฉduction des dimensions a permis de rรฉduire la taille des circuits, et donc des coรปts de fabrication, et dโ€™augmenter la vitesse tout en diminuant la consommation dโ€™รฉnergie des produits. Cependant, ces avantages ont รฉtรฉ contrebalancรฉs par lโ€™apparition de nouveaux dรฉfis technologiques tels que les courants de fuites, les chutes de tension, la prรฉvision des variations de dรฉlai ou encore les variations de gรฉomรฉtrie pour les lignes mรฉtalliques ou les tailles des transistors (Figure 2) [Buurma’08].

Les coรปts des รฉquipements de fabrication adaptรฉs aux nล“uds technologiques avancรฉs reprรฉsentent une part consรฉquente des investissements des entreprises du fait de leur complexitรฉ, nรฉcessaire pour fabriquer des composants approchant la limite atomique. De nombreuses prรฉcautions doivent รชtre prises tant au niveau de la conception quโ€™au niveau de la fabrication des circuits afin dโ€™assurer les rendements imposรฉs par le marchรฉ. Les concepteurs de cellules ont besoin de modรจles fiables qui prennent en compte tous les effets physiques, y compris ceux dรฉcouverts rรฉcemment. De plus, ils doivent multiplier les vรฉrifications de tous types afin de sโ€™assurer que la marge de fonctionnalitรฉ du produit soit incluse dans la marge de variation induite par les procรฉdรฉs de fabrication. La robustesse des circuits est un facteur essentiel, spรฉcialement dans certains domaines dโ€™utilisation comme les secteurs automobile et aรฉrospatial. Le facteur รฉconomique est รฉgalement dรฉterminant dans le dรฉveloppement des nouvelles technologies. Afin dโ€™atteindre un rendement qui rendra la technologie industriellement exploitable, les investigations ne se limitent plus ร  la maรฎtrise des caractรฉristiques basiques de la technologie ou ร  la validation des nouvelles machines .

Des stratรฉgies doivent รชtre mises en place afin de modรฉliser les effets physiques dรฉcouverts rรฉcemment et de prรฉdire les variations de fabrication. Cela passe par des analyses thรฉoriques et par le dรฉveloppement de solutions alternatives de fabrication qui permettront de profiter au mieux des possibilitรฉs offertes par une nouvelle technologie tout en conservant au maximum la qualitรฉ attendue par les clients. Dans de nombreux cas, par exemple pour le dรฉveloppement de cellules analogiques, la robustesse face aux variations de fabrication impose la mise en place dโ€™une mรฉthode de conception sur-contrainte et ne permet donc pas de tirer partie des avantages du nล“ud technologique considรฉrรฉ. Cette limitation nโ€™est pas acceptable du fait des coรปts colossaux engendrรฉs par lโ€™adoption dโ€™une technologie. De nouvelles solutions doivent donc รชtre trouvรฉes afin de maximiser le retour sur investissement tout en prรฉservant la qualitรฉ. Cela passe par une mรฉthode de conception qui prend en compte les contraintes technologiques de lโ€™รฉtape de fabrication afin dโ€™optimiser le rendement. On assiste donc ร  une intensification des interactions entre les deux mondes de la conception et de la fabrication dans le but de relever le dรฉfi de la variabilitรฉ technologique. Cette association constitue la base de lโ€™approche DFM.

Le rapport de stage ou le pfe est un document dโ€™analyse, de synthรจse et dโ€™รฉvaluation de votre apprentissage, cโ€™est pour cela chatpfe.com propose le tรฉlรฉchargement des modรจles complet de projet de fin dโ€™รฉtude, rapport de stage, mรฉmoire, pfe, thรจse, pour connaรฎtre la mรฉthodologie ร  avoir et savoir comment construire les parties dโ€™un projet de fin dโ€™รฉtude.

Table des matiรจres

Introduction gรฉnรฉrale
Chapitre I Introduction au DFM
I.1 Introduction
I.2 Historique du DFM
I.2.1 Evolution technologique
I.2.1.1 Les avancรฉes technologiques dans la microรฉlectronique
I.2.1.2 Les limitations induites par la progression technologique
I.2.2 De la nรฉcessitรฉ du DFM
I.2.2.1 Les premiers pas du DFM
I.2.2.2 Emergence de deux orientations fondamentales
I.2.2.2.1 DFM gรฉomรฉtrique ou DFM รฉlectrique ?
I.2.2.2.2 Classification des dรฉfauts
I.2.2.2.3 Fusion des deux orientations fondamentales
I.2.2.3 Recadrage des diffรฉrentes orientations du DFM
I.3 Dรฉfinition dโ€™une nouvelle mรฉthode de conception
I.3.1 Les interactions de la conception cellules avec les diffรฉrentes parties du processus de conception
I.3.2 Fusion des deux dimensions dans lโ€™espace DFMยฒ
I.3.2.1 Nรฉcessitรฉ de confronter les deux dimensions Conception et Technologie
I.3.2.2 La pierre angulaire de cette interconnexion : la Conception cellule
I.4 Conclusion
Chapitre II Application de la mรฉthode DFM au niveau FEOL
II.1 Introduction
II.2 Introduction de l’impact du DFM sur le FEOL
II.3 Identification des problรจmes existants
II.3.1 Les modes de communication entre le monde de la fabrication et le monde de la conception
II.3.2 Problรจmes relatifs au procรฉdรฉ de fabrication
II.3.3 Manque d’anticipation sur les phรฉnomรจnes ร  prendre en compte
II.4 Mise en place de solutions
II.4.1 Mise en relation de la technologie et de la conception
II.4.1.1 Intensification des interactions entre technologie et conception
II.4.1.2 Dรฉfinition de structures de test
II.4.2 Dรฉfinition de nouvelles rรจgles
II.4.2.1 Modification des rรจgles standard
II.4.2.2 Dรฉfinition de rรจgles DFM
II.4.3 Dรฉfinition d’une structure de remplissage innovante : la DFM Filler Cell
II.5 Conclusion
Chapitre III Influence des variations de la mรฉtallisation sur les performances temporelles des circuits
III.1 Introduction
III.2 Les phรฉnomรจnes de variation de la mรฉtallisation
III.2.1 Impact du CMP sur la fabrication au niveau BEOL d’un point de vue global
III.2.2 Etat de l’art de lโ€™รฉtude de l’impact des dispositifs de remplissage mรฉtalliques
III.3 Modรฉlisation de l’impact de la gรฉomรฉtrie du motif des dispositifs de remplissage mรฉtalliques
III.3.1 Prรฉsentation de la mรฉthode Design Of Experiment
III.3.2 Dรฉfinition des structures de test
III.3.2.1 Structure ROC : cellules standard et leurs interconnexions
III.3.2.2 Structure ROI : Interconnexions pour diffรฉrents niveaux mรฉtalliques
III.3.3 Application de la mรฉthode DOE ร  l’รฉtude de l’impact de la gรฉomรฉtrie des dispositifs de remplissage mรฉtalliques
III.4 Exploitation des rรฉsultats
III.4.1 Dispersion de l’impact de la gรฉomรฉtrie du motif des dispositifs de remplissage mรฉtalliques sur le dรฉlai des interconnections
III.4.1.1 Prรฉsentation des rรฉsultats de la structure ROC
III.4.1.2 Prรฉsentation des rรฉsultats de la structure ROI
III.4.1.3 Relation entre lโ€™impact des dispositifs de remplissage mรฉtalliques et la densitรฉ
III.4.2 Dรฉfinition du concept de ยซย Metal Filling Cornerย ยป
III.4.2.1 Comparaison des impacts des variations technologiques et des caractรฉristiques des dispositifs de remplissage mรฉtalliques
III.4.2.2 Dรฉfinition du ยซ Metal Filling Corner ยป
III.5 Conclusion
Chapitre IV Dรฉveloppement d’un outil en adรฉquation avec la mรฉthode DFM2 : le DUTY
IV.1 Introduction
IV.2 La place du DUTY au sein du processus de conception industriel
IV.2.1 Motivations du dรฉveloppement
IV.2.2 Un outil dรฉdiรฉ a la conception des cellules
IV.3 Fonctionnement du DUTY
IV.3.1 Gรฉnรฉralitรฉs
IV.3.2 YAM – Yield Analysis Module
IV.3.3 YEM – Yield Enhancement Module
IV.3.4 DUTY Metric
IV.4 Conclusion
Conclusion gรฉnรฉrale

Lire le rapport complet

Tรฉlรฉcharger aussi :

Laisser un commentaire

Votre adresse e-mail ne sera pas publiรฉe. Les champs obligatoires sont indiquรฉs avec *