Soutenance mémoire
Généralités sur la microélectronique
La microélectronique
Le début de la microélectronique remonte à 1947 avec la conception du premier transistor bipolaire sur un monocristal de germanium par W.B.Schockley (1). Cette invention se poursuit avec la commercialisation du premier transistor en 1952 par les laboratoires Bell (2). Sept ans plus tard, en 1959, le premier circuit intégré, appelé aussi puce électronique, est réalisé par J. Kilby de la compagnie Texas Instruments (3). Ce premier circuit intégré contenait, sur une même surface de silicium, un transistor, quatre diodes et quelques résistances. En 1968, Robert Noyce met au point une technologie permettant la réalisation de circuits intégrés utilisant des transistors MOS (Metal Oxyde Semi-conducteur) (4). L’association de différents transistors MOS de conduction différente (type N et P) permet la réalisation de différentes fonctions logiques. Cette technologie appelée CMOS (semiconducteur d’oxyde métallique complémentaire) est à l’origine du développement industriel des circuits intégrés. En 1971, la compagnie Intel commercialise le premier microprocesseur comportant 2300 transistors sur une puce de 6cm2 (5). En 2011, les microprocesseurs proposés par Intel comptent plus de 2 milliards de transistors sur une puce 1cm2 (6).
L’industrie de la microélectronique progresse continuellement grâce à la réduction des dimensions des transistors MOS qui permet :
– Une augmentation de la vitesse de fonctionnement d’un dispositif qui est inversement proportionnelle à sa dimension.
– Une augmentation de la densité d’intégration, correspondant au nombre de composants par puce.
– Une réduction des coûts de fabrication.
En 1965, Gordon Moore fait un constat technico-économique, appelé depuis « loi de Moore » (7) qui prédit que la densité d’intégration des circuits intégrés, pour une même unité de surface, double tous les 18 mois pour un même coût de production. Cette loi est la ligne conductrice de l’industrie des semi-conducteurs et des travaux de toute une génération de chercheurs et d’ingénieurs micro électroniciens. La miniaturisation des circuits intégrés est guidée par une feuille de route internationale, appelée ITRS (8) (de l’anglais International Technology Roadmap for Semiconductor), éditée et revue régulièrement par des experts industriels. L’ITRS donne des spécifications en termes de performances, de coût des systèmes microélectroniques et de dimensions critiques. La notion de dimension critique est centrale dans la feuille de route de la microélectronique au point que cette industrie a pris l’habitude de nommer chaque nœud technologique par sa dimension critique caractéristique. Un nœud technologique est défini comme étant la moitié du pas (ligne + espacement) de la structure la plus dense dans le circuit. Par exemple, l’ITRS prévoit pour 2013 des dimensions de 32nm de demi-pas pour une cellule mémoire DRAM (Dynamic Random Access Memory) (9), ce qui signifie que la période des plus denses structures dans cette cellule sera de 64nm. La miniaturisation des composants prédite par loi de Moore a permis l’expansion de la microélectronique depuis des dizaines d’années. Cependant, cette miniaturisation entraine l’apparition de difficultés technologiques de plus en plus nombreuses à chaque réduction dimensionnelle (utilisation de nouvelles techniques de lithographie, de gravure,…). Des innovations, notamment dans le procédé lithographique (réduction de la longueur d’onde, augmentation de l’ouverture numérique, techniques d’amélioration de la résolution) ont permis de résoudre ces difficultés technologiques. Toutefois, ces innovations ont un coût qui limitera un jour le développement de la microélectronique (10). En effet, l’aspect économique de la production des circuits intégrés est un paramètre influant dans la chaine de production. Aujourd’hui, le coût de la lithographie représente 35% du coût de fabrication des puces. L’augmentation incessante du coût des machines lithographiques est reconnue comme étant un des facteurs limitant la progression des générations technologiques.
La technologie CMOS
La technologie CMOS est actuellement la technologie dominante dans le domaine de la microélectronique. Beaucoup de composants microélectroniques sont basés sur la technologie CMOS, comme par exemple, les microprocesseurs, les mémoires ou encore certains circuits intégrés numériques opérant en logique booléenne.
Le transistor MOS est l’élément de base de ces circuits. Son succès est dû à sa faible consommation en énergie et à ses bonnes performances en termes de fréquence (rapidité). Dans cette section, nous aborderons d’abord les différents niveaux constituant un transistor de type MOS et son principe de fonctionnement. Puis nous verrons comment se fait le passage du transistor de type MOS au circuit intégré de type CMOS. Enfin, nous définirons les règles de dessin d’un circuit intégré.
Le circuit intégré CMOS
Un circuit intégré CMOS connecte des transistors n-MOS et des transistors p-MOS sur un même substrat dans le but de réaliser des fonctions logiques (OR, XOR, NAND,…) (14). Un circuit intégré se compose de plusieurs niveaux qui peuvent être décomposés en deux parties : la partie Front End Of Line (FEOL) et la partie Back End Of Line (BEOL), La partie Front End Of Line est celle située au plus près de la plaquette de silicium. Elle est nommée active car elle contient tous les niveaux définissant les transistors. La partie Back End Of Line est nommée passive car elle contient tous les niveaux d’interconnexion métalliques qui permettent d’alimenter et de commander la partie active du circuit. Les interconnexions sont séparées en plusieurs niveaux horizontaux, appelés « Niveau de Métal x » ou «Métal x » pour le niveau x. Un niveau Métal est constitué de lignes métalliques horizontales et deux niveaux de Métal sont reliés par des interconnexions verticales appelées « via ».
Les règles de dessin d’un circuit intégré
La conception d’un circuit intégré commence par la définition de son schéma électrique (16). Lors de cette étape, tous les composants électriques constituant le circuit ainsi que leurs connexions sont définis en respectant la densité et la fonctionnalité du circuit (logique, mémoire, …). Pour chaque composant électrique constituant le circuit intégré, il existe des librairies contenant toutes les informations concernant la dimension, les courants et les fréquences de fonctionnement du circuit intégré. Grâce à des logiciels, la compilation du schéma électrique du circuit intégré avec ses librairies associées traduit le circuit intégré en format industriel (de l’anglais layout) contenant plusieurs niveaux (de l’anglais layers) (17). Chaque niveau du circuit intégré est représenté par des dessins en deux dimensions qui sont des polygones décrivant les motifs du niveau en question. Les règles de dessin doivent obéir à un ensemble de règles géométriques très précises en termes de taille, espacement et recouvrement. La grille représentée en violet recouvre la zone active sur laquelle vont être défini les contacts source et drain. On crée ainsi un transistor MOS. Les contacts source, drain et grille sont ensuite reliés par un niveau de métal (représenté en marron) qui va les connecter aux autres transistors du circuit intégré CMOS. Pour chaque nœud technologique, les règles de dessin de chaque niveau du circuit intégré sont fixées. Celles-ci doivent impérativement être respectées lors du procédé de réalisation pour garantir un bon fonctionnement du circuit.
|
Table des matières
INTRODUCTION GENERALE
Chapitre 1 Généralités sur la microélectronique
1.1 La microélectronique
1.2 La technologie CMOS
1.2.1 Structure et fonctionnement d’un transistor MOS
1.2.2 Le circuit intégré CMOS
1.2.3 Les règles de dessin d’un circuit intégré
1.3. Les étapes de fabrication d’un circuit intégré
1.4. Les bases de la lithographie optique
1.4.1 Principe de la lithographie optique
1.4.1.1 Système d’illumination
1.4.1.2 Le masque
1.4.1.3 Le système optique de projection
1.4.1.4 Les résines photosensibles
1.4.2 La formation de l’image aérienne
1.4.3 Les performances lithographiques
1.4.3.1 La résolution
1.4.3.2 Le contraste ou le logarithme de la pente de l’image aérienne ?
1.4.3.3 Fenêtre de procédé
1.4.3.4 Le facteur d’erreur du masque
1.5. Les techniques améliorant la résolution
1.5.1 Diminution de la longueur d’onde
1.5.2 Augmentation de l’ouverture numérique
1.5.3 Diminution du facteur k1
1.5.3.1 Modification de l’illumination
1.5.3.2 Corrections des effets de proximité optique
1.5.3.3 Les masques à décalage de phase
1.6 Quelle technique d’impression pour les circuits avancés (22nm et au-delà) ?
1.6.1 La lithographie extrême ultraviolet
1.6.2 La lithographie par double impression
1.7 Conclusion
Chapitre 2 La lithographie par double impression
INTRODUCTION
2.1. Procédés lithographiques pour la double impression
2.1.1 Impression par décomposition directe
2.1.1.1 Principe
2.1.1.2 Implication des règles de dessin
2.1.2 Impression par décomposition indirecte
2.1.2.1 Principe
2.1.2.2 Implication des règles de dessin
2.1.3 Comparaison des procédés
2.2 Théorie de la décomposition pour la double impression
2.2.1 Génération d’un graphe à partir d’un dessin de circuit
2.2.2 Décomposition d’un graphe
2.2.1 Les conflits de décomposition
2.2.1.1 Présentation du problème
2.2.1.2 Comment éviter les conflits de décomposition ?
2.3. Décomposition du niveau contacts
2.4 Objectifs de la thèse
Chapitre 3 Analyse de la figure de diffraction et son influence sur les performances lithographiques
INTRODUCTION
3.1 Interaction des ondes planes monochromatiques
3.1.1. Interaction de deux ondes
3.1.2. Interaction de n ondes
3.2 Analyse de la figure de diffraction pour un réseau de lignes
3.2.1. Evolution des interactions entre les ordres de diffraction
3.2.1.1. Pas d’interaction
3.2.1.2. Introduction des interférences à deux ordres
3.2.1.3. Introduction des interferences à trois ordres
3.2.2. La surface de recouvrement
3.2.3. Evolution de la surface de recouvrement en fonction du pas du réseau
3.3 Figure de diffraction pour un réseau de contacts
3.4 Evolution de la surface de recouvrement pour un réseau de contacts
3.4.1. Evolution en fonction du pas du réseau
3.4.2. Evolution en fonction de l’orientation du réseau
3.5 Méthode de calcul des surfaces de recouvrement
3.5.1. Avec une source prédéfinie
3.5.2. Avec une source pixélisée
3.6 Conclusion
Chapitre 4 Technique de décomposition optique : Application au niveau contacts
INTRODUCTION
4.1. Définition des régions limitées pour le niveau contacts
4.2. Détection des contacts limités
4.3. Application pour la double impression du niveau contacts du nœud 22nm
4.3.1. Flot d’optimisation de la décomposition du niveau contacts
4.3.2. Mise en place d’une décomposition optique
4. 4. Comparaison de l’impression par décomposition géométrique et optique
4.4.1. EPE minimal
4.4.2. EPE maximal
4.5. Conclusion
CONCLUSION GENERALE
