ÉTAT DE L’ART DES RÉGULATEURS DE TENSION CMOS À BAS VOLTAGE DANS UN CONTEXTE D’INFILTRATION RF

Dimension technique de la recherche

L’amélioration permanente des techniques de fabrication a grandement contribué aux énormes avancées réalisées dans le domaine de la microélectronique ces dernières décennies. En plus de la miniaturisation des composants micrométriques, elle a permis la diversification des composants et l’implantation de fonctions électroniques différentes sur un même module. Ainsi, les performances des transistors à hétérojonction aux hautes fréquences et le haut niveau d’intégration des transistors CMOS peuvent être simultanément exploitées sur des supports uniques appelés « Multi-Chip Module » (MCM). Ces supports sont capables de faire fonctionner sur le même substrat, des puces de technologies différentes ou des modules réalisant des fonctions différentes. Ils constituent une réponse aux exigences technologiques de plus en plus grandes dans le domaine de la microélectronique, et sont utilisés dans plusieurs domaines tels que l’électronique médicale et les télécommunications. Une représentation illustrative de composant MCM en lien avec notre travail de recherche est donnée à la Figure 0.1.

L’une des puces sur ce module MCM est un amplificateur RF intégré en technologie GaAs HBT (Gallium Arsenide Heterojunction Bipolar Transistor). Le régulateur est un circuit analogique dont le rôle est de contrôler la tension à l’entrée de l’amplificateur. Des circuits analogiques comme ce régulateur, destinés à la polarisation et au contrôle d’amplificateurs intégrés RF sont soumis à l’effet perturbateur de la puissance RF, qui s’infiltre de façon non désirée dans le circuit. Cette infiltration est rendue possible par le manque d’isolation qui existe typiquement entre ces circuits et les sections de circuits RF de la puce GaAs HBT, et elle vient dégrader leurs performances. Il est donc pertinent d’étudier le comportement des circuits de polarisation et de contrôle d’amplificateurs intégrés dans un tel environnement, afin de proposer des techniques de circuits pertinentes pour les désensibiliser de ces effets nocifs, et optimiser leurs performances en présence de fortes perturbations RF.

Problématique

Dans la conception de circuits intégrés, la puissance consommée par un circuit et la surface de puce nécessaire pour l’implémenter sont deux aspects importants. Ils peuvent être critiques selon le type de transistor, le courant de polarisation ou la tension d’alimentation. Pour le type de transistors par exemple, en raison d’une forte capacité d’intégration, des coûts de fabrication relativement bas, et certaines considérations favorables dans le domaine de la recherche, le transistor CMOS tend à s’imposer comme un candidat naturel. Il présente par ailleurs de bonnes performances dynamiques pour certaines applications telles que le régulateur de tension que nous nous proposons de concevoir. Il y a donc un intérêt à construire des circuits analogiques comme les régulateurs de tension en technologie CMOS. Ce choix comporte un bénéfice évident quant à la surface de la puce, mais comporte parallèlement des défis pour la réduction de la puissance consommée. Dans ce sens, des techniques permettant de réduire les budgets de courant consommés et d’abaisser la tension d’alimentation ont été développées. Dans un contexte d’infiltration RF, il faut en plus trouver des techniques qui permettent de désensibiliser ces régulateurs de perturbations RF. La problématique technique de cette recherche est l’optimisation des régulateurs de tension CMOS avec une faible consommation de courant et fonctionnant à bas voltage, dans un contexte de perturbations RF provenant d’un défaut d’isolation entre ces régulateurs et les amplificateurs intégrés RF qu’ils contrôlent.

Objectifs

Du point de vue technique, l’objectif de ce travail de recherche est de concevoir un régulateur CMOS bénéficiant d’une forte désensibilisation par rapport aux perturbations RF, alimenté à bas voltage, consommant un faible courant de polarisation et destiné au contrôle d’amplificateurs de type RFIC GaAs HBT. La technologie choisie est « TSMC CMOS 0.18μm » car elle répond aux exigences bas voltage et bas courant de notre problématique de recherche. Elle offre aussi la possibilité de faire fabriquer la puce grâce à la « Canadian Microelectronics Corporation » (CMC). Avec ce procédé, la tension d’alimentation peut varier de 1.8V à 3.3V. Nous avons choisi la valeur minimale de 1.8V, pour favoriser l’opération à bas voltage. L’amplificateur étudié est de type GaAs HBT, choisi notamment pour ses performances avantageuses dans l’étage de puissance des téléphones portables traitant les signaux RF à modulation numérique tels que le signal « Wide-band CDMA ».

La tension de seuil d’un transistor GaAs HBT (tension minimale pour laquelle le transistor devient passant) est autour de 1.35V à température ambiante. En considérant l’augmentation de cette tension à basse température, nous fixons la tension de sortie du régulateur à 1.4V, et sa valeur minimale à 1.36V, correspondant à une chute maximale de 3% de la tension de sortie nominale. L’analyse est faite à l’aide d’un banc de simulation incluant le régulateur, une source RF d’une fréquence de 1.88 GHz et 20 dBm de puissance disponible, la bobine d’isolation, et une charge émulant le comportement d’amplificateur intégré de type GaAs HBT.

Organisation du mémoire

Ce mémoire contient six chapitres. Le chapitre 1 traite de la dimension pédagogique de ce travail de recherche. Il présente des notions analogiques qui seront nécessaires afin de comprendre les analyses présentées dans ce mémoire. Il comporte une section dédiée à la conception d’un outil pédagogique qui vise l’intégration efficace de ces notions chez des élèves ingénieurs. Le chapitre 2 fait l’état de l’art des dispositifs amplificateurs RF avec une contrainte d’opération bas voltage, et un souci d’efficacité énergétique. Il fait aussi l’état de l’art des techniques utilisées pour combattre les effets de l’interaction RF dans des circuits CMOS. L’orientation de notre travail de recherche y est justifiée, à la lumière de ces deux aspects. Le chapitre 3 présente une étude théorique détaillée du régulateur, dans une approche par schéma bloc qui couvre l’amplificateur opérationnel, puis les autres composantes du montage. Il contient aussi les analyses effectuées pour optimiser les performances du régulateur par rapport à notre problématique de recherche. Le chapitre 4 montre les résultats des simulations effectuées sur le régulateur en présence d’une charge isolée en RF, et constitue en fait une étape de validation des performances. Le chapitre 5 est consacré au régulateur en situation d’infiltration RF. Les tests effectués dans ce chapitre permettent d’évaluer l’effet de l’infiltration sur des circuits de type CMOS tels que ce régulateur, et de proposer une technique de désensibilisation efficace. Le chapitre 6 présente quant à lui le layout du régulateur, avec une compensation qui permet d’optimiser l’utilisation de la bande passante dans le cadre d’une transmission W-CDMA.

ÉTAT DE L’ART DES RÉGULATEURS DE TENSION CMOS À BAS VOLTAGE DANS UN CONTEXTE D’INFILTRATION RF

L’une des productions scientifiques de base traitant du design des circuits intégrés de type MMIC (de l’anglais Monolithic Microwave Integrated Circuit) est (Pucel, 1981). Elle aborde non seulement le volet du design électrique, mais également celui de la fabrication. Il en ressort que l’approche monolithique, qui intègre les composants et les liaisons sur le même substrat ou la même surface de semi-conducteur, suscitait déjà des projections optimistes quant à la miniaturisation des composants, la fiabilité des circuits et l’efficacité du processus de fabrication. À l’inverse, certaines limites comme les difficultés de tests, les difficultés de déverminage, et surtout l’infiltration parasite des ondes RF au moyen du « cross-talk »1 préoccupaient déjà les chercheurs. Par la suite, de nombreuses contraintes se sont imposées dans le cadre du design des MMIC, ainsi que le montre le diagramme des compromis et des interdépendances dans (Razavi, 1999). Ce chapitre présente certains aspects de l’évolution du design des MMIC, de façon à préciser les défis et les exigences actuelles en la matière, surtout par rapport à notre problématique de recherche. La section 2.1 traite de la miniaturisation des composants micrométriques. Au rang des défis créés par la miniaturisation des inductances d’isolation en particulier, la section 2.2 traite des problèmes d’infiltration RF, qui sont au coeur de ce travail de recherche. Dans des conditions d’opération à bas voltage et à bas courant, la section 2.3 présente des techniques de circuit utilisables à des fins de désensibilisation vis-à-vis des perturbations RF. Enfin, la section 2.4 clôture le chapitre en situant l’état de l’art relativement à notre problématique de recherche.

Le rapport de stage ou le pfe est un document d’analyse, de synthèse et d’évaluation de votre apprentissage, c’est pour cela rapport gratuit propose le téléchargement des modèles gratuits de projet de fin d’étude, rapport de stage, mémoire, pfe, thèse, pour connaître la méthodologie à avoir et savoir comment construire les parties d’un projet de fin d’étude.

Table des matières

INTRODUCTION
CHAPITRE 1 DIMENSION PEDAGOGIQUE DE LA RECHERCHE
1.1 Les MOSFET
1.1.1 Physique et caractérisation
1.1.1.1 Structure
1.1.1.2 Approche qualitative du fonctionnement du MOSFET
1.1.1.3 Approche quantitative et formalisme de base du MOSFET
1.1.1.4 Caractéristiques intrinsèques du NMOS
1.1.1.5 Cas du PMOS
1.1.1.6 En résumé
1.1.2 Modèle petit signal BF et HF
1.1.2.1 Modèle petit-signal
1.1.2.2 Résistances aux électrodes du MOSFET
1.1.2.3 Modèle petit signal hautes fréquences
1.1.3 Polarisation active
1.2 Revue des amplificateurs de base
1.2.1 Montage source commune (Figure 1.20)
1.2.2 Montage source commune avec dégénération (Figure 1.21)
1.2.3 Montage grille commune (Figure 1.22)
1.2.4 Montage source suiveuse (Figure 1.23)
1.2.5 Amplificateurs cascode (Figure 1.24)
1.3 La régulation de tension par rétroaction négative
1.3.1 Justification et structure générale de la rétroaction négative
1.3.2 Effets statiques et dynamiques de la rétroaction négative
1.3.3 Stabilité du feed-back
1.3.4 Exemple d’un amplificateur opérationnel à gain positif
1.3.4.1 Gain en boucle fermée
1.3.4.2 Incertitude et gain minimal
1.3.4.3 Effet de charge du module de rétroaction
1.4 Banque de questions et module pédagogique
1.4.1 Mise en contexte
1.4.2 Ergonomie
1.4.3 Structuration
1.4.4 Types de questions
1.4.5 Les réponses
1.4.6 Stimulation pédagogique
CHAPITRE 2 ÉTAT DE L’ART DES RÉGULATEURS DE TENSION CMOS À BAS VOLTAGE DANS UN CONTEXTE D’INFILTRATION RF
2.1 La miniaturisation
2.1.1 Présentation du concept
2.1.2 Théorie de la mise à l’échelle et défis associés
2.1.3 Miniaturisation des inductances d’isolation et thématique CMOS-RF
2.2 Infiltration RF dans les MMIC
2.2.1 Position du problème
2.2.2 Techniques utilisées pour exploiter l’interaction RF
2.2.2.1 Pré-distorsion par réinjection de la puissance RF
2.2.2.2 Pré-distorsion par rectification du signal RF
2.2.3 Orientation de notre travail de recherche
2.3 OTA et régulateurs en opération bas voltage
2.3.1 Régulateurs dans la littérature
2.3.2 Les amplificateurs opérationnels fonctionnant à bas voltage
2.3.2.1 Structures d’origine et évolution
2.3.2.2 CFC à polarisation automatique
2.3.2.3 Performances actuelles
2.3.3 Recycled Folded Cascode
2.3.3.1 L’innovation technique
2.3.3.2 Recommandation sur la valeur de K
2.3.3.3 Amélioration des performances
2.3.3.4 Comparaison entre le RFC et les circuits de la littérature
2.4 Synthèse de l’état de l’art vis-à-vis de notre problématique de recherche
CHAPITRE 3 ÉTUDE THÉORIQUE DU RÉGULATEUR CMOS
3.1 Étude DC de l’étage de gain
3.1.1 Méthode de calcul
3.1.2 Plages dynamiques d’entrée et de sortie
3.1.2.1 Plage dynamique d’entrée en mode commun
3.1.2.2 Plage dynamique de sortie
3.1.3 Détermination des potentiels de polarisation
3.1.3.1 Calcul du potentiel Vbp1
3.1.3.2 Calcul du potentiel Vbp2
3.1.3.3 Calcul du potentiel Vbn1
3.1.3.4 Calcul du potentiel Vbn2
3.1.4 Plage de fonctionnement linéaire et performances du Recycled-FC
3.1.4.1 Comportement de Vout_RFC vis-à-vis de Vin_CM
3.1.4.2 PFL et réduction du courant de polarisation
3.1.4.3 PFL et augmentation du courant débité par le régulateur
3.2 Diminution du courant de polarisation et augmentation du courant de sortie
3.2.1 Augmentation du courant de sortie : étude du buffer
3.2.1.1 Type de MOSFET utilisé comme buffer
3.2.1.2 Compromis sur la taille du buffer
3.2.2 Diminution du courant de polarisation
3.2.2.1 Régulateur et baisse du courant de polarisation
3.2.2.2 Les méthodes de diminution du courant de polarisation
3.2.2.3 Effet d’un rétrécissement des transistors
3.2.2.4 Solution adoptée
3.3 Étude AC de l’amplificateur opérationnel
3.3.1 Résistance d’entrée de l’amplificateur opérationnel
3.3.2 Résistance de sortie de l’étage de gain
3.3.3 Résistance de sortie de l’amplificateur opérationnel
3.3.4 Transconductance de l’étage de gain
3.3.5 Gain DC
3.4 Étude de la rétroaction
3.4.1 La référence de tension
3.4.1.1 Référence 1 : Le pont diviseur CMOS
3.4.1.2 Référence 2 : MOS-Résistance
3.4.1.3 Référence 3 : MOS-Résistance à diviseur de tension
3.4.2 La charge équivalente émulant le transistor RF de type GaAs HBT
3.4.2.1 Comportement de la charge
3.4.2.2 Courbe prévisionnelle
3.4.2.3 Circuit électrique émulant la charge
3.4.3 Présentation du bloc de rétroaction
3.4.3.1 Ordre de grandeur des résistances
3.4.3.2 Effets de charge sur l’amplificateur opérationnel
3.4.4 Nature et performances du feed-back
3.4.4.1 Polarité du feed-back
3.4.4.2 Tendances des courants et des tensions en mode feed-back
3.4.4.3 Plage dynamique de feed-back
3.5 Synthèse de l’étude théorique dans le cadre de notre problématique
CHAPITRE 4 SIMULATION DU RÉGULATEUR AVEC UNE CHARGE ISOLÉE EN RF
4.1 Simulation DC de l’amplificateur opérationnel
4.1.1 Détermination des tensions de seuil
4.1.1.1 Présentation de la méthode
4.1.1.2 La mesure des tensions de seuil
4.1.2 Détermination de VDSsat
4.1.3 Valeurs des potentiels de polarisation
4.1.3.1 Potentiel Vbp1pour la polarisation de M0
4.1.3.2 Calcul théorique
4.1.3.3 Potentiel Vbp2
4.1.3.4 Potentiels Vbn1 et Vbn2
4.1.4 Circuit de polarisation
4.1.4.1 Le circuit de polarisation proposé
4.1.4.2 Robustesse du circuit de polarisation
4.1.5 Plage de fonctionnement linéaire et calcul de la tension de référence
4.1.5.1 État des transistors au sein de la PFL
4.1.5.2 Détermination de VREF
4.2 Augmentation du courant de sortie et baisse du courant de polarisation
4.2.1 Augmentation du courant de sortie
4.2.1.1 Circuit de test
4.2.1.2 Choix du buffer
4.2.1.3 Taille du buffer
4.2.2 Baisse du courant de polarisation
4.2.2.1 Application de la méthode de la section 3.2.2.4
4.2.2.2 Effets DC de la baisse du courant de polarisation
4.3 Simulations AC
4.3.1 Résistances de sortie de l’étage de gain
4.3.2 Résistance de sortie de l’amplificateur opérationnel
4.3.3 Taux de réjection en mode commun
4.4 Réponse en fréquence et stabilité du régulateur
4.4.1 Réponse en fréquence du Recycled-Folded Cascode
4.4.2 Réponse en fréquence de l’amplificateur opérationnel
4.4.3 Réponse en fréquence et baisse du courant de polarisation
4.5 Simulation du feed-back
4.5.1 Résistances du module de feed-back
4.5.2 Stabilité du feed-back
4.5.3 Variations de Vdd
4.5.4 Variations de VREF
4.5.5 Variations de température
4.5.6 Variations du courant de charge
4.5.7 Influence de la fréquence du signal en bande de base
4.6 Synthèse de la simulation à charge RF isolée
CHAPITRE 5 SIMULATION DU RÉGULATEUR EN PRÉSENCE DE PERTURBATIONS RF
5.1 Processus de validation en présence de perturbations RF
5.1.1 La référence
5.1.2 Source RF – Puissance disponible
5.1.3 Bobine d’isolation
5.1.3.1 La bobine d’isolation dans le cadre de notre problématique
5.1.3.2 Inductance d’isolation totale
5.1.4 Description de la mesure par simulation
5.1.4.1 Intervalle de mesure
5.1.4.2 Instauration du régime permanent
5.1.4.3 Harmoniques – Reconstitution du signal
5.1.4.4 Échantillonnage
5.1.5 La charge
5.1.6 Validation de la régulation avec une bonne isolation RF
5.2 Effets de l’infiltration RF sur le régulateur
5.2.1 Méthodologie
5.2.2 Tendances des tensions du régulateur
5.2.3 Tendances des courants du régulateur
5.2.4 Puissance perturbatrice et injection RF
5.3 Désensibilisation par effet d’amortissement
5.3.1 La méthode
5.3.1.1 Présentation
5.3.1.2 Résultats attendus
5.3.2 Détermination de R_Damp
5.3.3 Effets de l’amortissement
5.3.3.1 Procédure de test
5.3.3.2 Effet sur les puissances – Diminution de RF-Choke
5.3.3.3 Amélioration du gain RF
5.3.3.4 Effet sur la tension de sortie
5.3.3.5 Effet sur la tension de référence
5.3.3.6 Effet sur les courants
5.3.3.7 Effets sur les puissances – Comparaison des charges
CHAPITRE 6 LAYOUT, MISE EN MARCHE ET PROCEDURE DE TEST
6.1 Stratégie de conception de la puce et points d’interfaçage
6.1.1 Principes
6.1.2 Points d’interfaçage
6.1.2.1 Points de tests
6.1.2.2 Points d’alimentation et de mise à la masse
6.1.2.3 Points d’entrée AC
6.1.2.4 Structure hiérarchique du régulateur
6.2 Mise en marche et procédure de test
6.2.1 Mise en marche et procédure de test en DC
6.2.2 Procédure de test en AC
6.3 Compensation d’un amplificateur RFIC de type W-CDMA
6.4 Présentation du Layout
6.4.1 Directives générales de conception d’un layout avec CADENCE
6.4.2 Le Layout
CONCLUSION
RECOMMANDATIONS
ANNEXE I VARIATIONS DES POTENTIELS DE POLARISATION AVEC LA TENSION D’ALIMENTATION
ANNEXE II VARIATIONS DES POTENTIELS DE POLARISATION AVEC LA TEMPÉRATURE
LISTE DE RÉFÉRENCES BIBLIOGRAPHIQUES