Etat de l’art de la caractérisation des systèmes reconfigurables

Grandeurs physiques soumises à variation

Avant de commencer à mesurer des grandeurs physiques, il est nécessaire dans un premier temps de correctement définir ce que nous souhaitons mesurer. Dans ce manuscrit, nous nous intéressons à la mesure de paramètres physiques dans des systèmes intégrés sur puces reconfigurables et cela afin de mieux pouvoir compenser ces variations tout en tirant le meilleur parti des systèmes que nous allons utiliser.

Classification 

Les caractéristiques de fonctionnement d’un circuit (Fréquence maximale de fonctionnement, Puissance consommée…) sont influencées par des variations sur des paramètres qui ont des origines aussi diverses que la tension d’alimentation du circuit, la température ou encore les caractéristiques intrinsèques de chaque transistor. Dans cette partie, nous nous servirons de cette classification comme point de départ pour détailler l’impact de chacun des paramètres influant sur les variations de performance des systèmes sur puce.

Variations technologiques 

Concernant les variations technologiques, nous distinguerons deux types de variations. D’un côté nous aurons celles issues des imperfections de procédé de fabrication et d’un autre côté nous étudierons celles dues au vieillissement des circuits.

Variations de procédé de fabrication
Lors de la fabrication des circuits intégrés, la complexité des différentes étapes de fabrication (dopage, gravure, photolithographie. . .) fait qu’il est impossible d’obtenir un processus de fabrication donnant exactement le même résultat lors de la fabrication de deux circuits identiques. En conséquence, des différences apparaissent. Elles se manifestent par des variations sur les paramètres des transistors tels que leurs longueurs et largeurs de grille ou encore leur tension de seuil [Nas00]. Au même titre, les interconnexions du circuit sont elles aussi impactées et voient leurs largeurs et épaisseurs varier. De part leur effet très localisé, ces variations sont présentes au niveau de chaque transistor. Elles entraineront donc des variations de performances à la fois à l’intérieur de chaque circuit mais aussi entre puces issues d’un même wafer , d’un même lot de wafer ou encore d’une même unité de production. A titre d’exemple, nous pouvons nous pencher sur l’étude réalisée dans [WRBK08]. L’auteur y présente des résultats obtenus sur 430 circuits réalisés en technologie 65nm.

La fréquence maximale de fonctionnement ainsi que la puissance statique consommée par ces circuits contenant des oscillateurs en anneaux issus de la même chaine de fabrication sont mesurées (Fig. II.2). Un écart s’élevant jusqu’à 25% est observé sur la fréquence tandis que des différences de consommation statique d’un rapport allant jusqu’à 3 fois sont constatées.

D’autre part, si nous nous intéressons à la modélisation de ces variations, il est possible de les classifier selon deux groupes distincts : les variations systématiques et les variations aléatoires. Les variations systématiques sont des variations répétitives qui peuvent être caractérisées tandis que les variations aléatoires varient de manière indépendante d’un design à l’autre et sont imprévisibles. Grâce à leur effet prévisible, les variations systématiques peuvent être facilement compensées contrairement aux variations aléatoires [UTB+06]. Toutefois, il est difficile de savoir lesquelles de ces variations seront prépondérantes dans les technologies futures et donc de prévoir s’il sera facile d’en tenir compte lors du design des circuits .

Vieillissement

En plus d’être soumis à des différences de performances de fonctionnement à la sortie de la chaine de fabrication, les circuits voient leurs performances se dégrader tout au long de leur utilisation.

Il existe quatre principaux mécanismes de dégradation :

– la rupture diélectrique dépendant du temps (TDDB) [YLY01]. Ce type de dégradation est dû à une accumulation de charges au niveau de l’oxyde de silicium créée par une tension grille-substrat importante. Cette accumulation vient affaiblir l’isolant qui se met progressivement à fuir. Le TDDB a donc pour conséquence une augmentation du courant de fuite qui entraine une augmentation de la puissance consommée ainsi qu’une diminution de la vitesse de commutation du transistor impacté.
– L’injection de porteurs chauds (HCI ) [HTH+85]. Ce type de dégradation est dû, quant à lui, à la présence de porteurs chauds dans le canal de conduction. En effet, certains porteurs voient leur énergie dépasser la barrière de potentiel de l’isolant et ils sont ensuite accélérés par le champ électrique créé par la grille. Quand une collision entre porteurs et ions arrive, un défaut est créé. Ce défaut entraine une augmentation de la tension de seuil ainsi qu’une diminution de la mobilité des porteurs et donc une diminution de la vitesse de commutation.
– L’instabilité de température à tendance négative (NBTI ) [RKM+05]. Le NBTI se manifeste par une diffusion des ions hydrogènes entrainant la création de pièges d’interface lors d’un stress en température ou en tension. Ce type de mécanisme est prédominant pour les transistors PMOS et son équivalent le PBTI, qui est l’équivalent pour les transistors NMOS, a un effet négligeable. Le NBTI engendre principalement une augmentation de la tension de seuil des transistors ce qui entraine une augmentation du temps de commutation.
– L’électromigration [CRH90]. L’électromigration est un phénomène qui touche les interconnexions. Au cours du temps, des ions métalliques sont décrochés d’une zone de l’interconnexion pour être reposés plus loin sur cette même interconnexion. Ce phénomène entraine une augmentation de l’impédance des liaisons et peut éventuellement entrainer des court-circuits ou des ruptures de liaisons.

Table des matières

I Introduction
I.1 Contexte & Motivations
I.2 Objectifs de la thèse
I.3 Contributions
I.4 Organisation du manuscrit
II Etat de l’art de la caractérisation des systèmes reconfigurables
II.1 Introduction
II.2 Grandeurs physiques soumises à variation
II.2.A Classification
II.2.B Variations technologiques
II.2.B.a Variations de procédé de fabrication
II.2.B.b Vieillissement
II.2.C Variations environnementales
II.2.C.a Tension d’alimentation
II.2.C.b Température
II.2.D Bilan
II.3 Capteurs dans les circuits intégrés spécifiques
II.3.A Capteurs bas niveau
II.3.A.a Capteurs de tension
II.3.A.b Capteurs de courant
II.3.A.c Capteurs de délai
II.3.B Capteurs plus haut niveau
II.3.B.a Capteurs de procédé de fabrication
II.3.B.b Capteurs de température
II.3.C Bilan
II.4 Capteurs dans les circuits reprogrammables
II.4.A Structure des circuits reprogrammables
II.4.B Capteurs intégrés
II.4.C Capteurs implémentés
II.4.C.a Capteurs de délai
II.4.C.b Capteurs de température
II.5 Conclusion
III Du capteur au système en ligne
III.1 Dispositif de mesure : définitions et propriétés
III.1.A Chaine d’acquisition
III.1.B Propriétés des dispositifs de mesure
III.1.B.a Gamme de mesure
III.1.B.b Sensibilité
III.1.B.c Résolution
III.1.B.d Exactitude de mesure
III.1.C Bilan
III.2 Capteurs de performances
III.2.A Capteurs asynchrones
III.2.A.a Principe de fonctionnement
III.2.A.b Etat de l’art
III.2.B Capteurs synchrones
III.2.B.a Etat de l’art
III.2.B.b Principe de fonctionnement
III.2.B.c Implémentation proposée
III.2.C Stratégies d’implémentation
III.2.C.a Choix des ressources utilisées
III.2.C.b Implémentation en VHDL
III.2.C.c Implémentation en XDL
III.2.D Comparaison
III.2.D.a Comparaison générale
III.2.D.b Evaluation de performances
III.3 Méthodes d’acquisition
III.3.A Introduction
III.3.B Méthodes numériques
III.3.B.a Capteur « seul »
III.3.B.b Capteur et diviseur de fréquence
III.3.B.c Capteur, système d’acquisition et de communication
III.3.B.d Limitation lors de l’utilisation de logique interne pour le conditionnement des mesures
III.3.C Méthodes non-intrusives
III.3.C.a Emissions électromagnétiques
III.3.C.b Puissance consommée
III.3.C.c Comparaison des deux méthodes
III.3.D Comparaison
III.4 Flot de compensation multi-niveau
III.4.A Nécessité d’une stratégie de compensation
III.4.B Monitoring Hors Ligne
III.4.B.a Caractérisation grain fin du FPGA
III.4.B.b Placement contraint
III.4.C Compensation en ligne
III.4.D Vieillissement
III.5 Conclusion
IV Implémentations et résultats
CONCLUSION

Télécharger le rapport complet