DÉTECTEURS DE PUISSANCE RF

DÉTECTEURS DE PUISSANCE RF

Motivations

Plusieurs techniques adaptent l’impédance de la charge à l’impédance de la source ; par exemple en ajoutant un composant réactif, une ligne de transmission λ /4 ou un tronçon (« stub ») [5]. L’adaptation d’impédance peut être réalisée en amont ou en aval de la ligne de transmission. Ces techniques permettent d’adapter l’impédance sur une certaine largeur de bande. Par contre, il est plus difficile de réaliser une adaptation d’impédance à large bande. Ainsi, l’adaptation d’impédance peut être détériorée lorsque la fréquence de la porteuse d’un système de communication change, ou lorsque l’environnement extérieur modifie l’impédance d’une antenne à grand facteur de qualité. Un SAAI est un système adaptatif qui vise à augmenter l’efficacité énergétique d’un système RF en minimisant le coefficient de réflexion de puissance |Γ|2. Par exemple, si l’adaptation d’impédance d’une radio agile est réalisée par un SAAI, l’adaptation est conservée même lorsque la fréquence de la porteuse change. La figure 1.2 montre un schéma-bloc d’un SAAI dans un circuit RF. La source peut être un amplificateur de puissance et la charge peut être une antenne.

Un SAAI augmente l’efficacité énergétique du système de communication tout en permettant une plus grande flexibilité. De plus, pour les radios agiles, il peut réduire le temps de conception des circuits RF [6, 1, 7]. En effet, la conception des circuits RF est difficile pour les systèmes où des modulations complexes sont employées. Idéalement, un SAAI abstrait le problème d’adaptation d’impédance tout en favorisant l’efficacité énergétique sur une large bande de fréquences [8]. De ce fait, une antenne agile à bande étroite peut être obtenue en combinant un système automatique d’adaptation d’impédance et une antenne à grand facteur de qualité.

Le réseau d’adaptation d’impédance reconfigurable

Le RAIR est un circuit d’adaptation d’impédance reconfigurable à l’aide de signaux de commande. Le circuit d’adaptation est réalisé avec des éléments réactifs, des lignes de transmission ou des stubs [5]. Un circuit en Π, comme celui de la figure 1.6, permet d’adapter toutes les impédances contenues à l’intérieur de l’abaque de Smith, si les éléments qui le constituent peuvent prendre n’importe quelle valeur. Les circuits réels ne couvrent pas nécessairement toute l’abaque de Smith. De plus, la couverture est limitée à une bande de fréquences. Ainsi, les variations possibles de l’impédance d’une antenne, et qui pourraient être adaptées, seront comprises dans une région de l’abaque de Smith [7]. Les capacités variables peuvent être réalisées par un ensemble de condensateurs en parallèle activés à l’aide d’interrupteurs [1, 11, 12, 13, 7] ou par des varacteurs [14, 1, 12]. Les varacteurs n’offrent pas une aussi grande variation de capacité que les condensateurs commutés. De plus, ils consomment une puissance de polarisation qui peut être non négligeable 3 dans un dispositif mobile. Par contre, ils peuvent prendre n’importe quelle valeur dans un intervalle. Dans [12], un circuit constitué d’un varacteur en parallèle avec un ensemble de condensateurs commutés obtient une grande résolution ainsi qu’une grande plage de capacité.

Les condensateurs des RAIR sont commutés à l’aide d’interrupteurs. Le tableau 1.1 est un résumé des avantages et inconvénients de différents types d’interrupteurs utilisés dans les RAIR. Le choix de l’interrupteur est un compromis entre le coût de fabrication, les performances électriques, les performances mécaniques et la consommation de puissance. Les diodes p-i-n ont une faible perte d’insertion. Par contre, elles ont le désavantage de laisser passer un courant continu lorsqu’elles sont en polarisation directe [1]. Ce courant peut représenter une perte de puissance considérable dans un dispositif mobile. De plus, elles ne sont pas réalisables avec un procédé CMOS standard. Les désavantages des interrupteurs réalisés avec des transistors FET sont leur perte d’insertion significative et une linéarité sur une petite bande de fréquences [13].

Néanmoins, ils ont une consommation de puissance de polarisation négligeable. Ces interrupteurs peuvent être réalisés avec un procédé CMOS standard. Les interrupteurs MEMS (« Micro Electro Mecanical System ») permettent une grande linéarité sur une grande bande de fréquences, imposent une moins grande perte d’insertion et ont moins d’effets parasites que les interrupteurs FET [11, 12, 7]. Par contre, ils ont le désavantage de typiquement avoir une limite d’un million de commutations. Leur fabrication requiert des étapes post-CMOS pour une intégration sur puce. De plus, leurs tensions d’activation sont élevées.

Prototype d’un SAAI à algorithme analogique

Dans [8], les détecteurs de puissance, le traitement de signal et l’algorithme de contrôle sont réalisés dans un circuit intégré fait en CMOS 0.18 μm. Le circuit consomme 51.15 mW. La bande de fréquences d’opération du système est de 850 MHz à 2 GHz. L’algorithme est exécuté en 4.1 ms. La figure 1.13 montre le schéma-bloc du SAAI. L’algorithme analogique permet de réduire la consommation de puissance et le temps nécessaire pour obtenir une adaptation, en éliminant la numérisation du coefficient de réflexion de puissance. Dans ce système, la valeur du coefficient de réflexion de puissance mesurée est comparée à la plus petite valeur du coefficient de réflexion de puissance mesurée jusqu’à présent. Le circuit d’échantillonneur-bloqueur (S/H) mémorise la plus petite valeur du coefficient de réflexion de puissance.

L’état du RAIR qui correspond à la valeur du coefficient de réflexion de puissance la plus faible est mémorisé dans MSM (« Matching-State Memory »). Tous les états possibles du RAIR sont balayés de façon séquentielle. Le comparateur actualise la valeur contenue dans MSM et dans l’échantillonneur-bloqueur lorsqu’il trouve que l’état présent est meilleur que le meilleur état précédent. L’état qui est dans le MSM à la fin de l’algorithme est celui qui correspond à une impédance adaptée. L’algorithme est effectué systématiquement pour s’assurer que l’adaptation est toujours la meilleure. Les mesures de l’affaiblissement de réflexion d’une antenne à grand facteur de qualité avec et sans le SAAI de [8] sont à la figure 1.14. Le système améliore le transfert de puissance sur toute la bande de fréquences observée.

En résumé, un SAAI est une solution possible au problème d’adaptation d’impédances dans les circuits RF des systèmes de communication agiles. L’adaptation d’impédance peut être détériorée lorsque la fréquence de la porteuse d’une radio logicielle change ou lorsqu’une antenne à grand facteur de qualité est influencée par son environnement. Le SAAI ajuste l’adaptation d’impédance en fonction d’une mesure du coefficient de réflexion en puissance. L’adaptation est faite par un réseau d’adaptation d’impédance reconfigurable. Le détecteur de puissance est un élément critique, car il détermine la résolution de la mesure du coefficient de réflexion en puissance et la quantité de puissance qui doit être retranchée du signal à transmettre. De plus, il est responsable d’une grande partie de la consommation de puissance du SAAI.

Des SAAI existants ont été présentés. Ces systèmes réduisent significativement l’affaiblissement de réflexion d’une antenne, sur une grande bande de fréquences. Par contre, il existe un intérêt pour la production de SAAI plus performants, qui consomment moins de puissance. Ces systèmes demandent des détecteurs de puissance CMOS, dont les caractéristiques sont optimisées. Le détecteur de puissance CMOS pourrait être intégré dans un système sur puce avec d’autres éléments du SAAI. Les caractéristiques d’un détecteur de puissance CMOS pour un SAAI sont : une faible consommation de puissance, une grande bande de fréquences d’opération, une grande résolution et une grande plage dynamique.

Table des matières

INTRODUCTION
CHAPITRE 1 SYSTÈMES AUTOMATIQUES D’ADAPTATION D’IMPÉDANCE
1.1 Introduction
1.2 Notions de ligne de transmission
1.3 Motivations
1.3.1 Antenne agile à bande étroite
1.4 Architecture d’un système automatique d’adaptation d’impédance
1.4.1 Le réseau d’adaptation d’impédance reconfigurable
1.4.2 La mesure du coefficient de réflexion de puissance
1.5 Revue de SAAI existants
1.5.1 Prototype d’un SAAI
1.5.2 Prototype d’une antenne à bande étroite reconfigurable
1.5.3 Prototype d’un SAAI à algorithme analogique
1.6 Conclusion
CHAPITRE 2 DÉTECTEURS DE PUISSANCE RF
2.1 Introduction
2.2 La puissance d’un signal
2.3 Les caractéristiques des détecteurs de puissance RF
2.3.1 La fonction de transfert
2.3.2 La plage dynamique et la sensibilité
2.3.3 Le temps de réponse
2.3.4 La bande d’opération
2.3.5 La consommation de puissance
2.3.6 Le procédé de fabrication
2.4 Revue de détecteurs de puissance RF existants
2.4.1 Détecteur à thermocouple
2.4.2 Détecteur à diode
2.4.3 Détecteur à transistor MOSFET
2.4.3.1 Fonctionnement du transistor MOSFET
2.4.3.2 Détecteurs à transistor en triode
2.4.3.3 Détecteur très rapide
2.4.3.4 Détecteur différentiel
2.4.3.5 Détecteurs logarithmiques
2.5 Conclusion
CHAPITRE 3 CONCEPTION DU DÉTECTEUR DE PUISSANCE RF
3.1 Introduction
3.2 Plage dynamique distribuée
3.3 Conception niveau système du détecteur de puissance
3.3.1 Temps de réponse du détecteur de puissance
3.3.2 Consommation de puissance du détecteur de puissance
3.3.3 Impédance d’entrée du détecteur de puissance
3.4 Procédé de fabrication du circuit intégré
3.5 Architecture du circuit intégré
3.6 Sélecteur
3.6.1 Chemin de transmission
3.7 Unité de détection
3.7.1 Détecteur de puissance linéaire en watt
3.7.2 Convertisseur logarithmique
3.7.3 Circuit de référence de tension (Vpola)
3.7.4 Circuit de référence de courant
3.7.5 Amplificateur opérationnel (A1
3.7.6 Amplificateur de redressement du niveau zéro (A2)
3.8 Dimensionnement des unités de détection
3.8.1 Circuit de simulation
3.8.2 Zone de détection
3.8.3 Temps de réponse des unités de détection
3.8.4 Effet de la fréquence du signal RF
3.8.5 Consommation de puissance du circuit intégré
3.8.6 Effet de la température
3.8.7 Adaptation en impédance du circuit intégré
3.9 Conclusion
CHAPITRE 4 TOPOLOGIE DU CIRCUIT INTÉGRÉ
4.1 Introduction
4.2 Topologie de l’IC
4.3 Composantes passives
4.4 Circuit de protection contre les décharges électrostatiques
4.5 Simulation « post-layout
4.6 Conclusion
CHAPITRE 5 VÉRIFICATION EXPÉRIMENTALE
5.1 Introduction
5.2 Validité des mesures
5.2.1 Banc de test
5.2.2 Mesures du paramètre S11
5.3 Plage dynamique
5.3.1 Effet de Rpola
5.3.2 Effet de Ralim1,2,3
5.3.3 Effet de la fréquence d’opération
5.3.4 Effet de la température
5.4 Temps de réponse
5.5 Consommation en puissance
5.6 Analyse des résultats
5.7 Conclusion
CONCLUSION
LISTE DE RÉFÉRENCES

Télécharger le rapport complet