Soutenance mémoire
L’évolution de la microélectronique nous a permis de bénéficier jusqu’à ce jour d’une multitude d’objets électroniques qui nous accompagnent dans notre vie quotidienne. Chacun de ces objets se compose de circuit intégrés qui eux même se composent de millions voire de milliards de transistors, la brique de base d’un circuit. Dans cette quête du toujours plus de fonctionnalités, dans de toujours plus petites surfaces, et à des coûts toujours plus faibles, l’industrie de la microélectronique est régie par la loi de Moore qui vise à doubler le nombre de transistors tous les 18 mois dans une surface identique. La simple réduction d’échelle a été possible jusqu’au nœud 100nm. Aujourd’hui, les transistors laissent apparaitre des limites dans cette quête à la miniaturisation, car des effets parasites freinent la diminution de la taille du transistor depuis les nœuds inférieurs à 100nm. Néanmoins, des innovations technologiques ont permis de prolonger cette fameuse loi. Il existe aujourd’hui un consensus pour dire que pour les nœuds inférieurs à 14nm, il devient nécessaire de proposer des architectures de transistors en rupture avec la technologie actuelle, telles que le FinFET [Damaraju’12] ou le FDSOI [Skotnicki’08] qui ont de meilleures caractéristiques électriques.
La technologie Silicium-Sur-Isolant partiellement désertée (PDSOI pour Partially Depleted Silicon-On-Insulator en anglais) a été introduite depuis de nombreuses années, comme une alternative aux technologies sur substrat massif, qui permet d’améliorer les caractéristiques électriques des transistors. Grâce à l’isolation diélectrique totale des transistors, elle permet de durcir les applications à visées spatiales, sensibles aux rayonnements cosmiques et plus généralement aux effets radiatifs. Pour les applications radio fréquences, l’utilisation d’un substrat hautement résistif sous l’oxyde enterré permet également d’améliorer la qualité des composants passifs intégrés. C’est aujourd’hui un important domaine d’application de cette technologie, avec des circuits qui remplacent progressivement les composants à base d’Arséniure de Galium.
Interfaces Entrées/Sorties
Généralités sur les Entrées/Sorties
Les cellules Entrées/Sorties assurent une fonction primordiale dans un circuit. Elles vont permettre de réaliser la communication numérique depuis les éléments se trouvant dans le cœur du circuit vers d’autres entités extérieures. Ces communications sont régies par des spécifications dont les contours sont délimités par un consortium d’industriels. En général, les interfaces entrées/sorties assument une fonction bidirectionnelle ce qui permet, par l’intermédiaire d’une même cellule, de faire transiter le signal depuis l’extérieur vers le cœur du circuit, ou bien depuis le cœur du circuit vers l’extérieur. On dira dans le premier cas que la cellule fonctionne en mode « réception » (RX pour Receiver en anglais). Dans le deuxième cas, on sera en mode « émission » (TX pour Transmitter en anglais). Une chaine de transmission est constituée de trois composants :
➤ l’interface en mode émission, qui se charge de conditionner, puis de transmettre le signal.
➤ le canal, support par lequel transite le signal, qui peut se composer d’une ligne de cuivre sur un circuit imprimé, d’un câble de plusieurs mètres de connecteurs.
➤ l’interface en mode réception, qui se charge d’interpréter le signal issu du canal de transmission en une information numérique.
Contraintes communes à toutes les E/S
Les interfaces Entrées/Sorties sont soumises à un ensemble de phénomènes pouvant affecter la qualité du signal, et par conséquent, compromettre sa bonne interprétation et déboucher sur une information erronée. Selon le type d’application visée, ces perturbations peuvent être plus ou moins exacerbées. Il s’agit de la réflexion du signal, de l’atténuation du signal, de la diaphonie (Crosstalk en anglais) et des bruits d’alimentations.
Ligne de transmission
Modélisation
Des phénomènes comme la réflexion du signal prennent effet lorsque les constantes de temps du signal à transmettre deviennent comparables au temps de propagation du signal circulant dans la ligne ; c’est-à-dire lorsque la fréquence du signal a une longueur d’onde approchant la longueur de la ligne. Une ligne de transmission peut alors être modélisée par un ensemble d’éléments continuellement distribués dans l’espace [Dabral’98], composé de capacités (Cdx), de résistances (Rdx), d’inductances (Ldx) et de conductances (Gdx) .
Diagramme de l’œil
Pour juger de la bonne qualité du signal transmis, le diagramme de l’œil permet d’observer graphiquement l’intégrité du signal. Il met en évidence différents paramètres électriques tels que, entre autres, les fronts montants et descendants, les surtensions et soustensions, la synchronisation entre le signal d’horloge et le signal de donnée. Le diagramme de l’œil est généré en capturant et en superposant tous les symboles d’un signal. L’intégrité d’un signal est particulièrement sensible lorsqu’il s’agit d’un signal de donnée. Celui-ci est considéré comme un signal pseudo-aléatoire et se décompose de façon approximative en six symboles :
▶ logique ‘1’ établie
▶ logique ‘0’ établie
▶ transition isolée de ‘0’ vers ‘1’
▶ transition isolée de ‘1’ vers ‘0’
▶ bit isolé ‘0’/’1’/’0’
▶ bit isolé ‘1’/’0’/’1’
Pour tester la qualité du signal, une succession de ces symboles est transmise de façon aléatoire et répétée, en reproduisant une transmission type d’un signal de donnée [Granberg’04]. Dans les standards de communications, l’ouverture de l’œil doit respecter un gabarit bien défini, dans lequel aucun point du signal n’est toléré . Si l’ouverture de l’œil se réduit, en hauteur ou en largeur, cela augmente la probabilité d’erreur dans l’interprétation de l’information à la réception.
La largeur de l’œil est altérée par une fluctuation de la phase du signal, appelée gigue. Les causes de la gigue, et plus généralement de la fermeture de l’œil, découlent de l‘effet de réflexion du signal, l’effet d’atténuation de ligne, la diaphonie et les bruits d’alimentations, explicités par la suite.
Phénomène de réflexion du signal
Lorsqu’un front raide est déclenché en sortie de l’interface en mode émission, il se propage au travers du canal de transmission d’impédance caractéristique de ligne Z0 . Arrivant au bout de ce canal, au niveau du récepteur, le signal incident est réfléchi en retour vers l’émetteur. Ce signal est de nouveau réfléchi depuis la source vers le récepteur. Il en résulte une dégradation du signal à la réception ce qui altère l’intégrité du signal. Cela se traduit par des rebonds sur le signal qui réduisent la hauteur de l’ouverture de l’œil. Lorsque ces rebonds réfléchis interviennent pendant la transition, cela occasionne également de la gigue ce qui ferme davantage l’ouverture de l’œil dans la largeur .
|
Table des matières
Introduction générale
Chapitre I Interfaces Entrées/Sorties
1. Généralités sur les Entrées/Sorties
2. Contraintes communes à toutes les E/S
2.1. Ligne de transmission
2.2. Bruits d’alimentations
2.3. Effet de « latch-up » (thyristor parasite)
3. Les grandes familles d’entrées/sorties
3.1. Commutation en courant ou commutation en tension
3.2. Les différentes configurations
3.3. Les standards
4. Interface CMOS standard
4.1. Spécifications et contraintes
4.2. Les techniques d’implémentations
5. Interfaces Mémoires DDR
5.1. Spécifications et contraintes
5.2. Architectures de base
5.3. Les techniques d’implémentation
6. Interface série
7. Conclusion
8. Références bibliographiques
Chapitre II Les technologies Silicium sur Isolant
1. Introduction
1.1. Substrat silicium sur isolant
1.2. Généralités sur la technologie Partiellement Désertée SOI
1.3. Généralités sur la technologie Totalement Désertée SOI
2. Transistor SOI partiellement déserté
2.1. Fonctionnement du transistor : effets du substrat flottant
2.2. Avantages de la technologie PD-SOI
2.3. Inconvénients
2.4. Les types de transistors PD-SOI
3. Transistor SOI totalement déserté
3.1. Technologie silicium sur isolant totalement déserté à oxyde enterré épais
3.2. Technologie silicium sur isolant totalement déserté à oxyde enterré mince
4. Conclusion
5. Références bibliographiques
Chapitre III Entrées / Sorties en 65nm PDSOI
1. Introduction
2. Etat de l’art
3. Etude des effets SOI sur les interfaces entrées/sorties
3.1. Configuration choisie pour l’étude des effets SOI
3.2. Gain en performance
3.3. Effets d’histoire
3.4. Consommation statique
3.5. Effet de l’auto échauffement
4. Proposition d’une interface entrée/sortie générique
4.1. Principe
4.2. Simulation
4.3. Circuit
4.4. Résultats
5. Conclusion
6. Références bibliographiques
Chapitre IV Entrées / Sorties en 28nm FD-SOI
Conclusion générale
