CONCEPTION DES SYSTEMES DE COMMANDE  

CONCEPTION DES SYSTEMES DE COMMANDE  

DESCRIPTION DU SYSTEME

Avant de rentrer dans des considérations techniques et précises de notre application, il convient de s’attarder sur le système à l’étude. Nous allons donc présenter le système dans son ensemble : du processus à commander au régulateur en passant par les circuits d’interfaçage. On peut, pour une compréhension générale de l’enjeu se référer à la Figure 2.1. Toutefois, cette figure ne rend pas compte de la réalité. Dans la pratique, il faut ajouter plusieurs interfaces au modèle élémentaire. En effet, il faut tenir compte de la présence des convertisseurs Analogique/Numérique (CAN) et Numérique/Analogique (CNA) ainsi que du gain du capteur (Kpot) et des circuits d’adaptation (CA1 et CA2) des niveaux de tension Ainsi on retrouve le système de base avec un régulateur (C) et un procédé (G) en tenant compte des différents traitements opérés sur les signaux. On distingue également où se situent physiquement les éléments de la boucle de commande. Le régulateur est implémenté  dans le FPGA, comme la consigne qui est une constante programmée directement dans le FPGA (ou Hard Coded). La consigne subit elle aussi un traitement. En effet, la sortie et la consigne doivent être homogènes. Le terme carte d’évaluation sur la Figure 4.1 représente la carte à notre disposition comprenant le FPGA ainsi que plusieurs modules d’entrées/sorties (E/S) tels les CAN et CNA. Notons que le circuit d’instrumentation ne sera pas traité dans le corps du texte mais en ANNEXE III. Maintenant que nous avons connaissance du système dans sa globalité, il nous reste à le décrire plus en détail.

Le processus à commander (Banc d’essai)

Le processus, que nous cherchons à commander, est un système électro-hydraulique. Celui-ci a été décrit en précision par Gagnon (2011). Il s’agit d’un bras oscillant piloté par un vérin hydraulique linéaire à double effet. Ce vérin est contrôlé par une servovalve qui permet de convertir un signal électrique en un débit. Le système est présenté sur la Figure 4.3.  Les trois organes du système (servovalve, vérin et bras) peuvent être décrits analytiquement. Toutefois, la présence d’écoulements fluidiques et le mouvement du bras introduisent des éléments non-linéaires. Gagnon (2011) a montré ces comportements et a linéarisé le système autour d’un point de fonctionnement afin de disposer de fonctions de transfert. Le transfert total exprime le rapport entre la sortie et l’entrée du système. Dans notre cas, il s’agit du rapport entre l’angle du bras, ߠ ,et la tension de commande appliquée à la servovalve, ݑ . La tension appliquée sur la servovalve doit être telle que  On peut, en outre, donner une représentation normalisée de l’expression précédente. Pour cela, il convient de diviser l’ensemble des coefficients de la fonction de transfert par le coefficient de la plus grande puissance présente au dénominateur.  Notons que nous ne nous attarderons pas sur la description de cette fonction de transfert. Le détail des coefficients se trouve dans Gagnon (2011). Par ailleurs, Gagnon (2011) a montré que la fonction de transfert du capteur, noté ܭ௢௣௧ , est un gain. En effet, le capteur de position est constitué d’un potentiomètre de 5kΩ à un tour. Gagnon (2011) donne la valeur de ܭ௢௣௧ : ܭ௢௣௧ = 0,7968 ܸ. ݎି݀ܽଵ (4.6) En plus du CAN de la carte d’évaluation, la tension de sortie est acquise à l’aide d’une carte d’acquisition National Instrument de type NI-6229 qui dispose d’un CAN de 16 bits. Il nous est alors possible de récupérer les données à l’aide du logiciel LabView.

Dynamique interne à la carte d’évaluation

La carte à notre disposition est un kit d’évaluation Spartan 3-A FPGA Start Kit de la société Xilinx (Xilinx, 2006). Le FPGA embarqué sur la carte d’évaluation est un Spartan 3-A contenant 700000 portes logiques disposant de 372 E/S utilisables par l’utilisateur. La carte  d’évaluation comporte plusieurs éléments d’interfaces tels des boutons poussoirs ou des diodes électroluminescentes (DEL). En outre, celle-ci dispose de : • CAN : Le LTC1407A-1 de Linear Tech, dispose de deux canaux et muni d’un préamplificateur LTC6912-1 qui permet de régler la plage de conversion. La communication avec ces deux éléments se fait par une liaison SPI. De plus, la conversion s’effectue en signé sur 14 bits (Xilinx, 2007) ; • CNA : Le LTC2624 Quad DAC de Linear Tech comporte quatre canaux. La conversion est effectuée à partir de données définies sur 12 bits non signé. Notons que la communication avec le CNA s’effectue également par une liaison SPI.
Notons que le CAN et le CNA utilisent les mêmes lignes présentes sur le bus SPI de la carte d’évaluation. Il est alors nécessaire de gérer la synchronisation de ces deux éléments. Pour comprendre les mécanismes internes au FPGA, on se propose d’étudier la dynamique relative à l’action proportionnelle (cas le plus simple) avant de généraliser aux actions intégrale et dérivée. Nous l’avons rappelé, l’objectif est de délivrer une commande, u, proportionnelle à l’erreur, e. On doit donc avoir Afin de respecter l’équation (4.7), il est nécessaire de s’intéresser à l’intégralité du chemin que parcourent les signaux. Dans le système réel, toutefois, l’erreur analogique, ݁, est une représentation abstraite et n’existe pas physiquement. La Figure 4.4 permet de se représenter la formation de l’erreur numérique,݁ଵହ, qui est utilisée dans le processus de commande et l’erreur analogique ݁ qui permet une représentation plus commode à la compréhension. On peut alors donner une représentation montrant le lien entre la représentation abstraite et physique du système via la Figure 4.5. On comprend à l’aide de cette figure que le correcteur (C) implémenté dans le FPGA devra prendre en considération les différentes étapes de traitement afin qu’il soit équivalent à la représentation abstraite du régulateur idéal (K). Nous allons développer nos calculs sur la dualité évoquée par la Figure 4.5.

Modélisation du système dans l’espace d’état

Après avoir décrit le système et en particulier en ayant donné la fonction de transfert du processus à commander, il nous reste à représenter celui-ci dans l’espace d’état. Il est possible à partir de la fonction de transfert d’un système d’en donner une description dans un système (A, B, C, D) comme rappelé par les expressions (2.68)-(2.71). Pour donner la représentation dans l’espace d’état, nous utiliserons la fonction de transfert donnée par l’équation.

Table des matières

INTRODUCTION 
CHAPITRE 1 REVUE DE LITTÉRATURE 
1.1 Field Programmable Gate Array (FPGA)
1.2 Notions fondamentales
1.2.1 Historique
1.2.2 Concepts
1.2.3 Constitution interne
1.2.4 Démarche de conception
1.3 Conception de systèmes à base de FPGA
1.3.1 Comment utiliser les FPGA ? Quels sont les outils à notre disposition ?
1.3.2 Domaine d’utilisation
CHAPITRE 2 CONCEPTION DES SYSTEMES DE COMMANDE  
2.1 Notions fondamentales
2.1.1 La transformée de Laplace
2.1.2 La transformée en Z
2.1.3 Modélisation des systèmes physiques, fonction de transfert
2.1.4 Représentation des fonctions de transfert
2.2 Dynamique et placement des pôles
2.3 Contrôleur Proportionnel-Intégral-Dérivé (PID)
2.3.1 Descriptif du PID
2.3.2 Discrétisation du contrôleur PID
2.4 Commande dans l’espace d’état
2.4.1 Représentation de systèmes dans l’espace d’état
2.4.2 Commande dans l’espace d’état
2.4.2.1 Observateur d’état
2.4.2.2 Régime établi
CHAPITRE 3 TRAITEMENT NUMÉRIQUE 
3.1 La gestion numérique des nombres
3.2 Le traitement des opérations numériques
3.2.1 Opérations et fonctionnement
3.2.2 Introduction à l’arithmétique distribuée
3.2.3 Implémentation et taille mémoire
3.2.4 Quantification du gain de l’AD
CHAPITRE 4 DESCRIPTION DU SYSTEME 
4.1 Le processus à commander (Banc d’essai)
4.2 Dynamique interne à la carte d’évaluation
4.2.1 Description du système de commande
4.2.2 Convertisseurs A/N, N/A et conditionnement du signal
4.2.3 Transfert total
4.2.4 Contraintes et limitations dynamiques
4.3 Modélisation du système dans l’espace d’état
CHAPITRE 5 IMPLÉMENTATION DU MODULE PID 
5.1 L’AD appliquée au régulateur PID filtré
5.2 Mise en place des blocs fonctionnels
5.2.2 Implémentation du système de commande type PID
5.2.2.1 Action proportionnelle
5.2.2.2 Action intégrale
5.3 Simulation des actions du PID
5.3.1 Simulation de l’action proportionnelle
5.3.2 Simulation de l’action intégrale
5.3.3 Simulation de l’action dérivée
5.4 Simulation du système en boucle fermée
5.5 Résultats expérimentaux
CHAPITRE 6 IMPLÉMENTATION DE LA COMMANDE DANS L’ESPACE D’ÉTAT 
6.1 Simulation du modèle simplifié
6.2 Simulation du système à commande discrète
6.2.1 Discrétisation du procédé
6.2.2 Système de commande discret
6.2.3 Système de commande synthétisable
6.2.4 Système de commande à AD
6.2.4.1 Construction de l’observateur par AD
6.2.4.2 Tests en boucle fermée
6.3 Résumé
CHAPITRE 7 VERS UNE CONCEPTION À BASE DE MODÈLES 
7.1 Mise en œuvre du MBD
7.1.1 MBD pour la commande par PID
7.1.2 MBD pour la commande dans l’espace d’état
7.2 Mise en place de la bibliothèque de composants
7.2.1 Modules de gestion des interfaces
7.2.2 Les organes de commande
7.3 Résumé
CHAPITRE 8 DISCUSSION 
8.1 Commande PID par FPGA
8.2 Commande dans l’espace d’état par FPGA
CONCLUSION  
ANNEXE I UTILISATION DES OUTILS LOGICIELS
ANNEXE II COMPLÉMENTS SUR L’ESPACE D’ÉTAT
ANNEXE III CIRCUIT D’INSTRUMENTATION
ANNEXE IV GESTION DES TYPES NUMÉRIQUES (POINT FIXE)
ANNEXE V PRÉSENTATION DE LA BIBLIOTHÈQUE
BIBLIOGRAPHIE

Télécharger le rapport complet