Caractérisation de MOSFETs de puissance cyclés en avalanche pour des applications automobiles micro-hybrides

Les différents niveaux d’hybridation automobile

    Un véhicule hybride est un véhicule utilisant deux modes de génération d’énergie, aujourd’hui la technologie d’hybridation la plus mature est celle qui associe un moteur thermique à une motorisation électrique on parle dans ce cas d’hybridation thermique/électrique. Le développement de ce type de véhicule s’est intensifié depuis 1997 date de sortie de la première Toyota Prius hybride. A cette époque les véhicules hybrides étaient principalement classés selon leur type d’hybridation: série ou parallèle. L’hybridation de type série possède un moteur thermique qui n’est pas directement lié à la transmission, ce moteur va générer de l’électricité grâce à l’alternateur qui va ensuite recharger la batterie et cette énergie sera utilisée par le moteur électrique qui transmettra le couple aux roues du véhicule. Pour l’hybridation parallèle les moteurs thermique et électrique sont directement liés à la transmission ce qui permet d’utiliser au choix moteur thermique ou électrique pour la propulsion selon la puissance à délivrer. Aujourd’hui les véhicules hybrides thermique/électrique sont tous équipés d’un moteur thermique, d’un moteur électrique, d’un onduleur, d’une batterie, et sont classés en fonction de leur niveau d’hybridation c’est-à-dire en fonction du degré d’électrisation de la gestion et du stockage de l’énergie, on parle de véhicule hybride léger, semi-hybride ou bien hybride intégral.

Principe de fonctionnement d’un transistor MOSFET de puissance

      Le transistor MOSFET (Metal Oxide Semiconducteur Field Effect Transistor) est un transistor MOS à effet de champ qui agit comme un interrupteur permettant de commuter entre un état passant et un état bloqué. Ce composant utilisé pour des applications de puissance doit être suffisamment robuste pour supporter de fortes tensions et conduire de forts courants. Le MOSFET est un transistor dit unipolaire car la conduction du courant se fait par un seul type de porteurs de charge, soit par les électrons (transistors NMOS) soit par les trous (transistors PMOS). La mobilité des électrons étant supérieure à celle des trous, pour les semiconducteurs de puissances on utilise préférentiellement des NMOS, c’est pourquoi dans la suite de ce mémoire tous les MOSFETs présentés seront des transistors NMOS. Les NMOS ont une source et un drain de même type N+ séparés par une zone dopée P. Pour les MOSFETs de puissance, source et drain se trouvent généralement sur des faces opposées du cristal de silicium, le drain étant formé du substrat N+ sur lequel est épitaxiée une couche N- dont l’épaisseur et le dopage dépendent de la tenue en tension souhaitée. La jonction PN- n’est rien d’autre qu’une diode appelée diode structurelle qui est caractéristique des MOSFETs de puissance et qui peut apparaître dans la représentation symbolique du MOSFET de puissance vertical afin de le différencier d’un MOSFET coplanaire (figure I-7 a). Le MOSFET est un transistor à effet de champ dont le principe est de forcer un canal semiconducteur de type P à devenir localement N grâce à un champ électrique extérieur qui va attirer les porteurs minoritaires et repousser les majoritaires. Ainsi dans cette zone d’inversion le canal permettra le passage des électrons entre source et drain. C’est une grille en silicium polycristallin, aussi appelé polysilicium, fortement dopée et isolée par une fine couche d’oxyde de la surface du cristal de silicium, qui va contrôler l’ouverture ou la fermeture du canal dans la zone P et moduler le courant dans le canal. Le transistor MOS de puissance est composé d’une cellule MOS élémentaire représentée sur la figure I-7 b répétée plusieurs milliers de fois sur le même cristal. La métallisation de source couvre toute la face supérieure de la puce de façon à ce que chaque cellule élémentaire soit mise en parallèle, ce qui permet aussi une bonne répartition de la température sur la surface de la puce.

Décollement des fils de connexion

    La métallisation de surface en aluminium sur laquelle sont soudés les fils est une couche extrêmement contrainte lors du cyclage thermique. En effet la différence de coefficients de dilatation thermique entre le silicium et l’aluminium va contraindre la couche d’aluminium qui va elle-même générer des efforts mécaniques sur les fils de connexion [CIA02]. Des microfissures vont alors apparaître au niveau des extrémités des fils et se propager le long de l’interface fil/métallisation ce qui va au bout d’un certain nombre de cycles entrainer la levée de ces fils (figure I-23) [VAL03]. De plus lorsqu’un fil va se lever les autres fils devront supporter une densité de courant plus importante donc un échauffement plus important ce qui va accélérer leur décollement et donc la défaillance du module. Il est possible de limiter ce phénomène en utilisant une couche de polymère afin de coller les fils sur la métallisation juste après la soudure ou bien en limitant la contrainte mécanique due à la différence de CTE entre aluminium et silicium en ajoutant une couche de molybdène [CIA02].

Le WELLFET

      Pour construire une technologie HDTMOS à partir d’une cellule élémentaire de type WELLFET il faut huit masques de photolithographie, incluant 2 masques utilisés pour la conception du capteur de température et 1 masque pour la passivation. La cellule élémentaire de type WELLFET [REY06] est constituée d’une croix aux extrémités arrondies dont les contours sont dessinés par le bloc de grille. Ce bloc de grille est un ensemble de couches constitué de l’oxyde de grille, du silicium polycristallin (appelé aussi polysilicium) de grille et d’un empilage permettant d’éviter le contact entre le métal source et la grille qui sert aussi de barrière aux contaminants. Dans la croix ainsi délimitée est implanté le caisson P haute tension appelé PHV permettant de tenir la tension, puis la source dopée N+ est implantée pardessus excepté au centre de la croix. Enfin les espaceurs permettant de protéger le bloc de grille de toute contamination sont déposés, puis une implantation P+ est faite afin de contacter le PHV (Figure II-1). Considérons une cellule élémentaire WELLFET, après diffusion la zone de PHV à l’extrémité d’une branche va s’étendre et rejoindre la zone PHV située à l’extrémité de la branche en regard de la cellule adjacente. Ce type de cellules permet donc d’avoir des sources différentes pour chaque cellule mais un PHV continu. Concernant la grille, le polysilicium de grille du MOSFET est alimenté par un rail sur la périphérie de la puce dont le potentiel est fixé par le plot de connexion de grille. Les cellules de terminaison qui sont en périphérie de la puce n’ont pas d’implantation de N+, par conséquent ces cellules de bord ne permettent pas de conduire le courant, leur fonction principale est de tenir la polarisation inverse. Dans la technologie HDTMOS, pour de faibles tensions le type de terminaison utilisée est la terminaison planar en plaque de champ.

Compatibilité du MOSFET avec l’assemblage dans le module

     Les HDTMOS ont tous sur leur face arrière une métallisation multicouche qui sert à braser la puce sur son boitier, mais qui sert aussi de conducteur thermique entre la puce et le boitier, et d’interface électrique puisque le drain d’un VDMOS se trouve sur sa face arrière. Pour remplir ces fonctions ce système multicouche doit remplir plusieurs conditions [HAR00]:
Bonne attache de la métallisation face arrière sur le silicium. Pour cela la métallisation multicouche doit résister aux fortes températures du procédé d’assemblage, elle doit aussi être robuste lors du cyclage thermique de la puce et avoir une bonne conductibilité thermique.
Bonne mouillabilité avec la pâte à braser afin d’avoir une brasure avec le moins de cavités possible.
Bloquer la diffusion d’impuretés.
Ainsi, généralement les semiconducteurs de puissance possèdent 3 couches de métallisation sur la face arrière. Une première couche permet l’adhésion au silicium, une deuxième couche sert de barrière aux impuretés et enfin une troisième couche métallique permet une bonne brasure avec la pâte à braser. Cette dernière couche est totalement consommée lors du procédé de brasure. Dans le cas de la technologie HDTMOS, la face arrière des composants est couverte de couches de Titane, Nickel et Argent. Habituellement ce type de composant est assemblé dans des boitiers de type PQFN [FRE07], mais pour l’application alterno-démarreur les MOSFETs sont assemblés dans des modules de puissance. Il a donc fallu adapter l’épaisseur d’argent au type de pâte à braser, (dans le cas étudié dans ce mémoire il s’agit d’une brasure de type PbSnAg), et au procédé d’assemblage choisi. De ce fait la dernière génération de composants HDTMOS possède une couche d’argent plus fine que ses versions précédentes.

Modes de défaillances possibles

      Lors de la défaillance du composant, une zone brûlée apparait à la surface de la puce, cette brûlure est toujours localisée entre 2 fils de source mais il n’est pas possible de prédire entre quels fils elle apparaîtra. Une observation en microscopie électronique de la zone de brûlure permet de constater qu’il y a une cavité sous le fil due à un phénomène dans le silicium (figure III-12). Ce phénomène a entraîné la fusion du silicium et de l’aluminium et le retrait de ce dernier autour de la cavité. Par conséquent, des zones de silicium se retrouvent sans métallisation et les cellules élémentaires du MOS sont visibles. Les dommages dans cette zone brûlée sont tels qu’il est impossible de remonter à l’origine de la défaillance dans la puce. Elle peut provenir :
d’une modification des chemins de courant,
d’une particule étrangère dans le silicium qui va fragiliser la puce,
d’un défaut d’empilement dans les différentes couches qui sous les contraintes induites par l’UIS va créer une fissure,
du procédé d’assemblage, comme par exemple une profondeur de pénétration des fils trop importante qui entraîne la fragilisation du composant.

Table des matières

Introduction générale
Chapitre I: Etat de l’art
I.1. Contexte de l’étude
I.1.1. Les différents niveaux d’hybridation automobile
I.1.1.1. L’hybride léger ou Micro-hybride
I.1.1.2. Le semi-hybride ou Mild-hybride
I.1.1.3. L’hybride intégral ou Full-hybride
I.1.2. Gestion de l’énergie dans les systèmes hybrides légers
I.1.2.1. L’onduleur triphasé
I.1.2.2. Choix du transistor de puissance
I.2. Le transistor MOSFET de puissance faible tension
I.2.1. Principe de fonctionnement d’un transistor MOSFET de puissance
I.2.1.1. L’état passant
I.2.1.2. L’état bloqué
I.2.1.3. Les terminaisons
I.2.2. Les différents MOSFETs de puissance
I.2.2.1. VDMOS
I.2.2.2. Autres technologies MOS de puissance
I.2.3. Comportement statique des transistors NMOS
I.2.3.1. Tension de seuil VGSth
I.2.3.2. Courant drain source IDS
I.2.3.3. Résistance à l’état passant RDSon
I.2.3.4. Tension de blocage BVDSS
I.2.4. Comportement dynamique
I.2.5. Impact de la température sur les paramètres électriques
I.2.5.1. Tension de seuil VGSth
I.2.5.2. RDSon
I.2.5.3. BVDSS
I.2.5.4. Les courants de fuite
I.2.6. Le MOSFET en avalanche
I.2.6.1. L’avalanche
I.2.6.2. Le test UIS classique
I.2.6.3. Température maximale pendant l’UIS
I.2.7. Analyse thermique des semiconducteurs de puissance
I.2.7.1. Régime stationnaire
I.2.7.2. Régime transitoire
I.2.7.3. Composants réels
I.3. Dégradations et modes de défaillances des semiconducteurs dans les modules de puissance
I.3.1. Niveau silicium
I.3.1.1. L’oxyde de grille
I.3.1.2. La métallisation de surface
I.3.2. Niveau boitier
I.3.2.1. Les fils de connexion
I.3.2.2. Les brasures
Chapitre II: Cyclage en avalanche d’un MOSFET
II.1. Présentation du MOSFET étudié
II.1.1. La technologie HDTMOS développée par Freescale
II.1.1.1. Design de la cellule élémentaire
II.1.1.2. Métallisation de source épaisse
II.1.1.3. Passivation
II.1.1.4. Capteur de température intégré : la diode en polysilicium
II.1.1.5. Compatibilité du MOSFET avec l’assemblage dans le module
II.1.2. Véhicule de test utilisé
II.2. Appareils et méthodes de mesure des paramètres électriques statiques 
II.2.1. Appareils de mesure
II.2.1.1. HP 4142B
II.2.1.2. Tektronix 371A
II.2.2. Paramètres électriques statiques
II.2.2.1. Mesures à faible courant à température ambiante
II.2.2.2. RDSon à température ambiante
II.2.2.3. Récapitulatif des caractéristiques électriques statiques
II.3. Cyclage en avalanche du HDTMOS
II.3.1. Principe du test
II.3.2. Equipement pour le cyclage
II.3.3. Mesure de la température pendant le cyclage
II.3.3.1. Mesure par la diode intégrée en polysilicium
II.3.3.2. Mesure de la température par la diode structurelle
II.3.3.3. Température mesurée à l’aide de la caméra infrarouge
II.3.3.4. Température mesurée à l’aide d’un thermocouple
II.3.3.5. Corrélation entre les différentes températures
II.4. Conclusion
Chapitre III: Effets du mode d’avalanche sur le MOSFET
III.1. Tenue en avalanche
III.1.1. Influence du courant sur la durée de vie
III.1.2. Température maximale pendant l’avalanche
III.1.2.1. Mesure de la température maximale
III.1.2.2. Calcul du T
III.1.2.3. T obtenu par simulations numériques
III.1.3. Impact des dimensions de la puce
III.1.4. Impact de l’assemblage
III.2. Modes de défaillances possibles
III.3. Suivi des différents paramètres pendant le test UIS
III.3.1. BVDSS, IGSS, IDSS, Vf, VGSth
III.3.2. RDSon
III.4. Introduction de nouvelles mesures
III.4.1. Modèle de la mesure de RDSon
III.4.2. RT
III.4.3. RDSon2
III.4.4. Extraction des différentes résistances
III.5. Conclusion
Chapitre IV: Vieillissement de l’électrode source du MOSFET
IV.1. Mise en évidence du vieillissement du métal source
IV.1.1. Rayons X
IV.1.2. Observations
IV.1.2.1. Observations optiques
IV.1.2.2. Observations en microscopie électronique à balayage
IV.1.3. Coupes verticales
IV.2. Impact de l’assemblage sur le vieillissement du métal
IV.2.1. Taille des fils
IV.2.2. Brasure face arrière
IV.2.3. Passivation
IV.3. Influence de la température
IV.4. Influence du type de métal source
IV.4.1. Ti/TiN
IV.4.2. Ti/TiN+ARC TiN
IV.5. Epaisseur de la puce
IV.5.1. Amincissement
IV.5.1.1. Le polissage mécano-chimique (CMP)
IV.5.1.2. Le procédé Taiko développé par Disco
IV.5.2. Mesure de planéité
IV.5.3. Impact de l’amincissement sur la chute de RDSon pendant l’avalanche répétitive
IV.6. Structures de tests
IV.6.1. Dessin des structures de test
IV.6.2. Elévation de température dans les structures tests
IV.6.2.1. Equations thermodynamiques
IV.6.2.2. Equation de Schafft
IV.6.2.3. Méthode résistométrique
IV.6.3. Caractérisation en température
IV.6.4. Fatigue des barreaux d’aluminium T=f(I)
IV.6.5. Observations
IV.6.6. Evolution de la résistance
IV.7. Conclusion
Conclusion générale
Bibliographie
ANNEXE

Télécharger le rapport complet