BESOINS ÉNERGÉTIQUES DE L’ÉLECTRONIQUE PORTABLE ET EMBARQUÉE

Télécharger le fichier pdf d’un mémoire de fin d’études

Besoins énergétiques de l’électronique portable et embarquée.

Rappels historiques.

L’invention du premier transistor à semi-conducteur date de 1947 et revient à une équipe de chercheurs des laboratoires Bell d’AT&T qui comprenait William Shockley, Walter Brattain et John Bardeen. Très vite, des applications pour l’amplification audio ont été mises au point et les premières radios à transistors ont été vendues par Texas Instruments en 1954. Depuis, l’évolution technique des transistors s’est caractérisée par une diminution de ses dimensions. De 1985, en un peu plus de 15 ans, la résolution des procédés de lithographie optique est passée successivement sous la barre des 1 Am puis de 0,1 Am, autorisant la réalisation de transistors avec des longueurs de grille du même ordre de grandeur (Figure 1.1). Aujourd’hui, la production de microprocesseurs utilise en grande majorité une technologie de 90 nm de résolution et de plus en plus de 65 nm. Une évolution vers 45 nm est annoncée pour les années à venir [1].
A mesure que les dimensions des transistors se réduisent, les circuits intégrés deviennent plus complexes mais également moins chers (Figure 1.1). Les progrès de la lithographie ayant rendus possible la réalisation de transistors plus petits, une progression ininterrompue du marché de l’électronique est observable depuis 40 ans. Après l’apparition des premières radios à transistors, les années 80 voient apparaître de nouveaux produits issus de la micro-informatique. Dix ans plus tard, les systèmes portables et embarqués, tels que les téléphones portables et autres GPS, deviennent des produits de grande consommation. Cette progression dans le marché de l’électronique s’est accélérée au début des années 90, dès lors que la microélectronique a rendu possible l’intégration des systèmes de traitement et de transmission/réception de l’information. Les systèmes sont devenus de plus en plus complexes dans un volume toujours plus réduits. La progression du nombre de transistors dans les processeurs Intel témoigne d’une telle évolution (Figure 1.2) [1].
Plus petits et plus rapides (capacités parasites réduites), les transistors sont de plus en plus nombreux dans les processeurs, associés à une croissance des fréquences d’utilisation [1]. En guise d’exemple, un processeur actuel de type Pentium 4 possède 100 fois plus de transistors qu’un processeur Pentium III alors que la fréquence du coeur a été multipliée par 6 (Tableau I.1) [2].
Cette complexification répond à une demande des utilisateurs pour augmenter des fonctionnalités et perfectionner les systèmes de traitement de données (image, son, etc). Toutefois, le fonctionnement simultané d’un grand nombre de transistors (mémoires, circuits logiques, etc) pose des problèmes de consommation d’énergie. En effet, le passage d’une architecture de Pentium III, avec 50 millions de transistors, à une architecture de Pentium 4 de dernière génération avec 600 millions de transistors, voit sa consommation énergétique presque multipliée par 10. Dans les années à venir, les prévisions de l’ITRS (International Technological Roadmap for Semiconductors) [3] tendent à montrer que cette tendance risque de se poursuivre. Ces courbes prévoient qu’en 2010, la puissance à fournir à un MPU (Micro Processor Unit) devra être d’environ de 220 W (Figure 1.3).
La consommation d’un transistor est diminuée si sa largeur de grille est réduite, tandis que la consommation globale des circuits augmente à cause de la multiplication de transistors nécessaires devant fonctionner en même temps pour assurer une fonction donnée (Figure 1.4) [4].
Avec cette augmentation prévue de la consommation des circuits, les structures classiques de conversion de puissance doivent évoluer pour repousser leurs limites en termes de densité de puissance et de dynamiques de régulation. La hausse de puissance consommée et la baisse des tensions d’alimentation repositionnent le problème vers plus de pertes Joules. La surface de cuivre des cartes doit alors augmenter pour limiter les pertes en conduction. En conséquence, la conception des cartes de puissance évolue pour privilégier une distribution d’une grande quantité de puissance sous forte tension et faible courant tout près des charges. Un étage supplémentaire avant la distribution est alors nécessaire pour délivrer à la charge de l’énergie sous faible tension et fort courant, au plus près des charges comme nous le montrons dans le paragraphe suivant [3].

Indicateurs économiques de l’électronique portable.

Pour que le marché des systèmes portables puisse continuer à se développer, il faut que leur autonomie soit encore améliorée. Or, les systèmes électroniques portables ou embarqués, autonomes en énergie, utilisent aujourd’hui l’énergie électrique fournie par des piles, des batteries ou des accumulateurs faisant appel à un stockage chimique faute de nouvelles solutions. Pour maintenir une autonomie suffisante, l’énergie fournie par ces éléments de stockage doit être gérée avec des rendements les plus élevés possibles. Par exemple, pour limiter les pertes d’énergie, l’utilisation de modes de fonctionnement en état de veille à faible consommation de courant est souvent mise en avant, lorsque des parties d’un système électronique ne sont pas sollicitées. Ce mode de fonctionnement supplémentaire implique le développement de composants ayant des courants de fuite très faibles lorsqu’ils sont dans leur état ouvert (off). Toutefois, à côté des innovations indispensables en terme de moyens de stockage de l’électricité avec de meilleurs rendements de restitution de l’énergie électrique, de gros efforts doivent porter sur les circuits de conversion et de traitement de l’énergie électrique pour leur faire atteindre des rendements encore plus élevés en particulier dans des régimes de basse consommation, avec un encombrement et un poids minimum afin de satisfaire aux besoins des futurs systèmes électroniques.
A mesure que les marchés de l’électronique portable et embarqué se développent associés à une miniaturisation, la maîtrise des technologies permettant l’intégration de tous ces circuits de puissance devient sensible. Pour preuve, le diagramme du volume de vente mondiale de circuits intégrés pour la gestion de l’énergie montre une progression constante sur ces 4 dernières années (Figure 1.5) [5].
Ce volume de vente varie selon les applications (Figure 1.6) [5]. Si les applications « grand public » restent majoritaires (télécommunication, informatique, etc), des domaines représentant des enjeux sensibles (aéronautique, militaire, transferts de données) sont en cours de développement.
Pour que les marchés de l’électronique puissent continuer à se développer, il faut aujourd’hui résoudre la problématique des alimentations de puissance qui sont encore trop souvent mal adaptées.
En effet, elles doivent satisfaire divers compromis tels que les performances électriques en terme de robustesse, de rendement, de facilité de commande et stabilité. De plus en plus souvent, des réductions importantes de leur encombrement et de leur poids sont requises. Par exemple, pour respecter les critères de stabilité et avoir une grande précision de la tension de sortie, des condensateurs de découplage de forte valeur sont nécessaires pour absorber les transitoires de courant, mais les densités de puissance élevées requièrent des condensateurs de petite taille et donc de faible valeur. Ce compromis rend la réalisation d’une alimentation performante difficile. Ainsi, comparée à l’évolution des applications électroniques, l’évolution de l’intégration des étages de puissance reste plus lente car elle est plus difficile à cause des courants importants devant être supportés par les composants ainsi que leurs dynamiques.

Exemple d’électronique portable.

Un exemple typique, ayant des besoins de cartes électroniques performantes et compactes, est l’ordinateur portable, devenu aujourd’hui un produit « grand public » à caractère multimédia. La conception des circuits de puissance dans un tel produit est dictée par deux contraintes :
– le confinement des cartes d’alimentations est sujet à de fortes contraintes thermiques en mode de fonctionnement.
– le caractère multimédia implique la multiplication des fonctions électroniques qui sont ellesmêmes constituées de plusieurs briques intégrées ayant des besoins spécifiques. Ainsi, les ASIC (Application-Specific Integrated Circuit), les FPGA (Field-Programmable Gate Array), les mémoires et les processeurs, sont tous alimentés avec différents niveaux de tension (Tableau I.2) et génèrent d’importants appels en courant [6].
Autant de niveaux de tensions différents ne peuvent être fournis par un bloc unique d’alimentation sous des rendements élevés. De plus, chaque fonction possède une dynamique de fonctionnement différente. Les étages d’alimentation sont constitués de régulateurs de tensions spécifiques ou Voltage Regulator Module (VRM), qui sont conçus spécialement pour produire une tension étroitement régulée avec un maximum de rendement et capables de supporter de forts transitoires de courant.
Ces contraintes posent le problème de la taille et de la position de l’alimentation de puissance par rapport au système à alimenter. En effet, il n’est pas concevable de fournir de basses tensions (0,8 V – 3,3 V) pour des équipements trop distants de leur alimentation, sous peine de pertes en ligne trop excessives. De plus, les dynamiques en courant de plus en plus importantes, imposées par les processeurs forcent les concepteurs à limiter au maximum les distances entre les alimentations et les charges pour réduire les pertes et les inductances parasites. Pour exemple, en 2000, la génération de microprocesseurs Pentium III travaillait à 300MHz sous des tensions d’alimentations comprises entre 2,5V à 3,3V et une tolérance de 5%. Le courant atteignait 30A avec des dI/dt de 1A/ns au niveau du processeur (Figure 1.7). La génération actuelle de Pentium IV est conçue avec des tensions d’alimentation de 1,1 V à 1,8 V et une tolérance 100mV. Le courant dépasse 60A avec un dI/dt imposé par le processeur de 8A/ns [7, 8]. Les prochaines générations de régulateurs devront fournir plus de 100 A sous des tensions d’alimentation inférieures à 1V ± 2mV [7, 9, 10].

Table des matières

INTRODUCTION GENERALE 
CHAPITRE 1 : PROBLEMATIQUE ET ETAT DE L’ART DES INDUCTANCES. 
1. INTRODUCTION
2. BESOINS ÉNERGÉTIQUES DE L’ÉLECTRONIQUE PORTABLE ET EMBARQUÉE.
II-1. Rappels historiques.
II-2. Indicateurs économiques de l’électronique portable.
II-3. Exemple d’électronique portable.
II-4. Un exemple d’électronique embarquée : l’automobile.
3. LES ÉTAGES D’ADAPTATION POUR LA CONVERSION DE PUISSANCE.
III-1. De l’architecture généralisée à l’architecture distribuée.
III-2. Principales architectures utilisées pour les convertisseurs « Point of Load ».
III-2-1. Structure non-isolée Buck, Buck-Boost et Buck synchrone
III-2-2. Structures Buck multiphase – Interleaving
III-2-3. Convertisseurs isolés
III-2-4. Synthèse
4. LES COMPOSANTS UTILISÉS DANS LES POL.
IV-1. Les composants actifs.
IV-2. Les composants passifs.
IV-2-1. Les condensateurs
IV-2-2. Les inductances
5. ETAT DE L’ART DE L’INTÉGRATION DES INDUCTANCES.
V-1. Les principales topologies d’inductance
V-2. Vers l’intégration des convertisseurs.
V-3. Synthèse.
6. CONCLUSION
CHAPITRE 2 : METHODOLOGIE DE CONCEPTION OPTIMISEE D’INDUCTANCE INTEGREE. 
1. INTRODUCTION
2. LES PHÉNOMÈNES PHYSIQUES INDUISANT UN COMPORTEMENT INDUCTIF D’UNE SPIRALE PLANAIRE.
II-1. Etablissement d’un modèle analytique simple pour le dimensionnement d’inductances circulaires
II-2. Influence de la géométrie sur le comportement inductif d’une spire planaire
II-2-1. Validation des modèles
II-2-2. Etude du ratio R/L en fonction des paramètres géométriques
– Etude de l’influence du nombre de tours N pour un espacement s donné
– Etude sur l’espacement s à nombre de tours N donné
– Etude de s à N adapté pour obtenir un L constant
II-2-3. Synthèse
II-3. Influence de la fréquence sur le comportement fréquentiel.
II-3-1. Les paramètres technologiques [79]
II-3-2. Courants induits : natures, origines et conséquences
II-3-3. Simulations aux éléments finis avec Coventorware
II-3-4. Synthèse
II-4. Méthode de dimensionnement pour une inductance planaire classique
II-4-1. Les paramètres pertinents
II-4-2. Discussion sur les choix de conception
II-4-2-1. Pour atteindre l’objectif d’inductance, Lobj
II-4-2-2. Pour atteindre l’objectif de résistance, Robj
II-4-3. Synthèse
3. ETUDE DE L’ASSOCIATION DE PLUSIEURS INDUCTANCES PLANAIRES
III-1. Motivation.
– Interleaved
– Stacked
III-2. Influence de la géométrie sur le comportement inductif et résistif de l’association de plusieurs bobines magnétiquement couplées
III-2-1. Association d’inductances en parallèle
III-2-1-1. Structure multibrin « interleaved »
III-2-1-2. Structures à plusieurs brins superposés – Structures « stacked »
III-2-1-2-1. Modification du modèle analytique pour l’étude d’une structure de deux bobines superposées.
III-2-1-2-2. Analyse avec le modèle analytique développé
III-2-2. Association d’inductances en série
III-2-2-1. Théorie de la mise en série
III-2-2-2. Analyse avec le modèle analytique développé
II-2-3. Synthèse
III-3. Analyse fréquentielle de l’association de deux bobines magnétiquement couplées
III-3-1. Stucture « Interleaved » – Mise en parallèle
III-3-2. Structure « Stacked »
III-3-2-1. Mise en parallèle
III-3-2-2. Mise en série
II-3-3. Synthèse
III-4. Comparatif des inductances monobrins et multibrins.
III-4-1. Structure Interleaved
III-4-1-1. En statique
III-4-1-2. En fréquence
III-4-2. Structure stacked en parallèle
III-4-2-1. En statique
III-4-2-2. En fréquence
III-4-3. Structure stacked en série
III-4-3-1. En statique
– Dimensionnement à paramètres géométriques constants
– Dimensionnement à encombrement minimum
– Dimensionnement à encombrement fixe
III-4-3-2. En fréquence
III-5. Méthodologie de conception d’une association de plusieurs inductances.
4. CONCLUSION
CHAPITRE III : PROCEDE TECHNOLOGIQUE POUR LA REALISATION D’INDUCTANCES INTEGREES. 
1. INTRODUCTION
2. PROCÉDÉ TECHNOLOGIQUE DÉVELOPPÉ POUR LA FABRICATION DE STRUCTURES INDUCTIVES PLANAIRES INTÉGRÉES
II-1. Le principe de croissance électrolytique [112]
II-2. Le choix de la base de croissance
II-2-1. Conséquences sur l’attaque chimique des matériaux conducteurs et leurs sélectivités
II-2-2. Conséquences sur la croissance électrolytique : problèmes d’inhomogénéité de l’épaisseur de cuivre électro-déposée.
II-3. L’enduction de SU-8
II-3-1. Enjeux de l’enduction
II-3-2. Tests de la résine SU-8 afin de définir les paramètres d’enduction
II-4. Synthèse
3. OBSERVATIONS ET COMMENTAIRES SUR LES STRUCTURES OBTENUES
III-1. Premier niveau de croissance de cuivre
III-2. Enduction de la résine SU-8
III-3. Réalisation du deuxième niveau d’inductance
III-4. Synthèse
4. EVOLUTIONS DU PROCÉDÉ TECHNOLOGIQUE
IV-1. Base de croissance en Ti/Cu
IV-2. Solutions annexes pour réduire l’épaisseur et l’inhomogénéité de la couche de SU8
IV-3. Réalisation d’inductances sur wafer Pyrex®
IV-4. Synthèse
5. CONCLUSION
CHAPITRE IV : CARACTERISATIONS ELECTRIQUES D’INDUCTANCES INTEGREES. 
1. INTRODUCTION
2. CARACTÉRISATION FRÉQUENTIELLE DES STRUCTURES INDUCTIVES RÉALISÉES
II-1. Le banc de mesure
II-2. Reproductibilité
II-2-1. Sur silicium
II-2-1-1. Valeur d’inductance élevée
II-2-1-2. Valeur d’inductance faible
II-2-2. Sur Pyrex
II-2-3. Comparaison Silicium/Pyrex®
II-3. Caractérisation fréquentielle de bobines classiques
II-4. Caractérisation fréquentielle de l’association en parallèle de bobines selon une topologie « interleaved »
II-5. Caractérisation fréquentielle de l’association en parallèle et en série de bobines selon une topologie « Stacked »
II-5-1. Mise en parallèle
II-5-1-1. Sur silicium
II-5-1-2. Sur Pyrex et comparaison avec Silicium
II-5-2. Mise en série
II-6. Comparaison entre structures inductives classiques et « Interleaved »
II-7. Comparaison entre structures inductives classiques et « stacked »
3. CARACTÉRISATION EN COURANT DES STRUCTURES INDUCTIVES RÉALISÉES
III-1. Description du montage
III-2. Inductance spirale 2,5 CH & 16,6 Ohms – Mesures avec un courant de sortie de 100 mA
III-3. Inductance spirale 160 nH & 3,3 Ohms
III-3-1. Formes d’ondes
III-3-2. Récapitulatif des principales caractéristiques électriques mesurées
4. CONCLUSION
CONCLUSION GENERALE 
ANNEXES 
REFERENCES BIBLIOGRAPHIQUES 
LISTE DES FIGURES

Télécharger le rapport complet