Analyse de signaux analogiques/radiofréquences à l’aide de ressources digitales en vue du test

Avec le développement des communications et des applications sans fil, les fonctions analogiques et radiofréquences (RF) sont devenues une partie essentielle des systèmes électroniques. Grace aux efforts consentis au cours de ces dernières décennies, on dispose aujourd’hui de solutions qui permettent de concevoir et fabriquer ces fonctions analogiques et RF avec des performances intéressantes en termes de taille, consommation et fréquence de fonctionnement. Afin de répondre au marché de masse, l’enjeu majeur auquel sont maintenant confrontés les fabricants de semiconducteur est le coût de production de ces circuits. Ce coût comprend non seulement le coût de conception et de fabrication du circuit, mais également le coût du test qui est une étape indispensable pour garantir le bon fonctionnement des circuits mis sur le marché. C’est dans ce contexte que se sont déroulés ces travaux de thèse, qui visent à proposer des solutions innovantes pour réduire le coût du test des fonctions analogiques et RF.

Le test industriel

Généralités

Le test des circuits et systèmes microélectroniques est une étape essentielle dans le processus de fabrication et mise sur le marché de nouveaux produits qui vise à s’assurer du bon fonctionnement du circuit ou système. Le test concerne principalement deux phases différentes au cours du cycle de fabrication d’un circuit intégré : lors de la caractérisation et lors de la production. Les objectifs de ces deux types de test sont radicalement différents.

Le test de caractérisation intervient sur les premiers exemplaires fabriqués par le fondeur. Il s’agit essentiellement de valider la conception du circuit ou système en termes de fonctionnalité et de cahier des charges. Pour cela, toute une batterie de tests impliquant différentes conditions est appliquée au circuit ou système afin d’identifier les conditions les plus critiques et évaluer les limites de validité des spécifications. Lors de cette étape, il peut être nécessaire d’avoir recours à des équipements sophistiqués et le temps de test n’est pas une contrainte primordiale.

Une fois la phase de caractérisation terminée, la production des circuits est lancée en grand volume. Chaque circuit fabriqué doit alors être testé pour s’assurer de son bon fonctionnement. Compte tenu du grand nombre de circuits fabriqués, typiquement plusieurs millions par an, la contrainte primordiale est le coût du test.

Spécificités des circuits analogiques et radiofréquences

Traditionnellement le test des circuits analogiques et radiofréquences est un test orienté performances qui consiste à vérifier que chacune des spécifications est conforme au cahier des charges. Bien entendu, cette approche garantit la qualité des produits mis sur le marché mais engendre un coût de test très élevé. Plusieurs facteurs contribuent à ce coût.

Le temps de test des circuits analogiques et RF est un des points critiques. En effet selon l’approche traditionnelle, il y a un grand nombre de spécifications à vérifier qui demandent chacune une configuration de test particulière. Les mesures sont habituellement réalisées séquentiellement, résultant en un temps de test global extrêmement long. A titre d’exemple dans [2], le temps de test des fonctions analogiques, mixtes et RF représente 57% du temps de test total alors que temps de test de la mémoire et des blocs numériques ne représentent que 2% et 11% respectivement.

Par ailleurs, la mesure des spécifications nécessite généralement l’utilisation de ressources de test spécifiques avec des performances très élevées en termes de précision, linéarité, fréquence de fonctionnement …, à la fois pour la génération du signal de test ainsi que pour la capture des réponses de test. Ces ressources dédiées sont extrêmement onéreuses, contribuant au coût total du test. A titre d’exemple dans [4], le test des fonctions RF représente 40% du coût du test du SOC, principalement lié au coût des ressources de test nécessaires. De plus, ces ressources sont habituellement disponibles en nombre réduit sur un équipement de test, limitant ainsi les possibilités de test multi-site (test en parallèle de plusieurs circuits).

Finalement, une problématique très importante pour les circuits RF concerne le test de production au niveau « wafer ». En effet, l’application et la capture de signaux RF doivent dans ce cas être réalisées par des équipements de test-sous-pointes (« probers »). Ceci s’avère extrêmement délicat compte tenu de la présence d’éléments parasites dans la liaison équipement-circuit qui dégradent la qualité des signaux appliqués et capturés, en particulier pour des problèmes d’adaptation d’impédance. Dans ce contexte, le test industriel des circuits RF au niveau « wafer » est rarement mis en pratique et seul le test final après encapsulation est appliqué. Cela pose un problème majeur vis à vis des technologies SiP, qui sont des technologies en pleine émergence dans le milieu de télécommunications et applications mobiles. En effet le concept de Known-Good-Dies » (KGD) est primordial pour ces technologies afin d’éviter l’encapsulation de puces défaillantes, sachant que le coût du package peut représenter 30% du coût d’un produit RF *5]. Il y a donc une forte demande pour des solutions de test applicables au niveau « wafer ».

Le rapport de stage ou le pfe est un document d’analyse, de synthèse et d’évaluation de votre apprentissage, c’est pour cela chatpfe.com propose le téléchargement des modèles complet de projet de fin d’étude, rapport de stage, mémoire, pfe, thèse, pour connaître la méthodologie à avoir et savoir comment construire les parties d’un projet de fin d’étude.

Table des matières

Introduction générale
Chapitre 1 : Etat de l’art
1.1 Introduction
1.2 Le test industriel
1.2.1 Généralités
1.2.2 Spécificités des circuits analogiques et radiofréquences
1.3 Test de circuits radiofréquences
1.3.1 Solutions de test intégré (BIST pour « Built-In Self-Test »)
1.3.2 Techniques de rebouclage (« loopback »)
1.3.3 Techniques de test indirect par apprentissage
1.3.4 Equipement de test
1.4 Contexte et objectif de l’étude
1.5 Conclusion
Chapitre 2 : Reconstruction à base de Time-Stamps
2.1 Introduction
2.2 Principes élémentaires de démodulation
2.3 Capture du signal
2.4 Détermination des Time-Stamps
2.4.1 Approches de filtrage du bruit
2.4.1.1 Algorithme A
2.4.1.2 Algorithme B
2.4.1.3 Algorithme C
2.4.2 Etude comparative
2.5 Application au calcul de fréquence, phase et amplitude
2.5.1 Injection de bruit
2.5.2 Reconstruction en fréquence
2.5.3 Reconstruction en phase
2.5.4 Reconstruction en amplitude
2.6 Environnement expérimental
2.6.1.1 Ressources disponibles
2.6.1.2 Sous-échantillonnage Cohérent
2.6.1.3 Aspects logiciels
2.7 Conclusion
Chapitre 3 : Modulations élémentaires
3.1 Introduction
3.2 Modulation de fréquence
3.2.1 Etude en simulation
3.2.1.1 Flot de simulation
3.2.1.2 Effet de la fréquence d’échantillonnage
3.2.1.3 Effet de la profondeur de modulation
3.2.1.4 Effet du bruit appliqué sur le signal d’entrée
3.2.2 Validations expérimentales
3.2.2.1 Résultats avec une capture directe
3.2.2.2 Mise en œuvre du sous-échantillonnage cohérent
3.3 Modulation d’amplitude
3.3.1 Etude en simulation
3.3.2 Validations expérimentales
3.4 Conclusion
Chapitre 4 : Etude de cas
4.1 Introduction
4.2 Modulation type « GSM »
4.2.1 Etude préliminaire
4.2.2 Evaluation de la reconstruction GSM en simulation
4.2.3 Validation expérimentale
4.3 Modulation type « QAM »
4.3.1 Etude en simulation
4.3.2 Validations expérimentales
4.3.2.1 Protocole expérimental
4.3.2.2 Résultats
4.4 Conclusion
Chapitre 5 : Prise en compte des non-idéalités de la chaine d’acquisition