Amélioration des performances intrinsèques d’un amplificateur de puissance

Le signal W-CDMA

   Le W-CDMA est la technologie radio employée au sein du réseau UMTS. La génération de ce signal est basée sur deux techniques de traitement de signal : l’étalement de spectre (spread spectrum modulation) et la méthode d’accès multiple par division de code (CDMA)[6]. C’est une technique de modulation large bande, qui utilise des canaux bien plus larges que la bande spectrale des données à transférer. Au lieu que chaque transmission ait une bande de fréquence dédiée suffisament large (comme en FDMA) pour envisager un débit maximum, les signaux CDMA peuvent partager un même canal. Le CDMA est une technique qui consiste à allouer à chaque utilisateur une séquence de code afin d’encoder les signaux porteurs d’informations. Le récepteur, connaissant le code, est capable de décoder le signal reçu et de récupérer les données originales. Cette opération est possible car les codes sont orthogonaux entre eux. La technique de modulation par étalement de spectre consiste à noyer l’information dans un signal possédant un spectre avec une bande bien plus large. Ainsi, pour assurer le fonctionnement de cette technique il est nécessaire que la bande passante de l’information soit très faible devant celle du signal d’étalement. Ainsi, le spectre résultant n’est plus statistiquement lié à l’information. Ces deux techniques combinées confèrent aux signaux émis plusieurs propriétés :
— Capacité d’accès multiple : Plusieurs utilisateurs peuvent transmettre simultanément ces signaux et le récepteur sera capable de distinguer les différents utilisateurs.
— Protection contre les interférences multi-trajets : Les signaux issus des différents trajets peuvent être vus comme des copies du signal original avec des différences de phase, d’amplitude et d’angle d’arrivée. Ainsi l’utilisation des codes orthogonaux permet la sélection du signal original dans la bande en considérant le reste comme du bruit.
— Sécurité : le signal transmis ne peut être récupéré que si le récepteur possède le code
— Capacité anti-brouillage bande étroite : Un signal brouilleur bande étroite (volontaire ou non) ne peut pas empêcher une communication car l’information est contenue sur une bande plus large.

Architecture Doherty (DPA)

  Le principe de fonctionnement de cette architecture est basé sur le loadpull actif [13]. Le circuit présente deux maximums de P AE à deux valeurs de PIN différentes .Le dispositif est constitué de deux amplificateurs en parallèle, reliés à leur entrée par un diviseur de puissance (power divider), tandis que, les signaux sont recombinés en sortie par un transformateur en ligne quart d’onde (λ/4). Le fonctionnement des DPA peut-être scindé en deux zones comme l’indique la courbe de PAE représentée sur la figure 1.11(b). Dans la gamme de basse puissance, seul l’amplificateur principal (AP = Carrier Amplifier) contribue à l’amplification du signal. Lorsqu’il atteint la saturation, le DPA atteint un premier maximum de PAE. L’amplificateur auxiliaire (AA = Peaking Amplifier) entre alors en conduction et vient moduler la charge présentée à l’AP. Le circuit atteint alors une deuxième fois son maximum de PAE lorsque les deux amplificateurs saturent. Plusieurs considérations sont nécessaires pour assurer le fonctionnement du circuit. La mise en fonctionnement différée des PAs est réalisée en polarisant l’AP en classe AB ou B et l’AA en classe C [15]. Cela implique de fortes non-linéarités notamment lors de l’allumage de l’AA dû à la variation brusque de son impédance d’entrée. Le déphasage induit par le transformateur quart d’onde doit également être ajouté sur la voie auxiliaire pour assurer la recombinaison en sortie. Pour des applications RF, la dimension des lignes quart d’onde étant trop import ante pour envisager une implémentation sur puce, cette fonction est réalisée par un réseaulocalisé

Feedback cartésien (CFB)

   Plusieurs formes de feedback comme méthodes de linéarisation ont été proposées dans la littérature [24]. Le CFB semble être le plus adapté de part sa simplicité d’implémentation et ses résultats. Cette méthode de linéarisation effectue une contreréaction des symboles I et Q entre la sortie et l’entrée. En boucle ouverte, le système comprend un filtre de mise en forme (représenté par la fonction de transfert H(s)), un modulateur I/Q et le PA. Afin de réaliser la boucle de rétro-action, une partie du signal de sortie du PA est prélevée avec un coupleur directionnel. Le signal attaque alors les mélangeurs d’un démodulateur I/Q. Les signaux sont alors amplifiés jusqu’au niveau nécessaire pour la comparaison avec les signaux originaux Id et Qd. Pour assurer le fonctionnement du CFB il est nécessaire de prendre en compte le déphasage introduit par le PA afin de synchroniser le modulateur et le démodulateur. Les contraintes sur la boucle de rétro-action sont la largeur de la bande passante nécessaire et le gain afin d’assurer la stabilité du système [19].

Mécanismes de défaillance

   Le principal problème des transistors MOS est leur faible tenue en tension. Avec la tendance à miniaturiser, les niveaux de tensions supportés par les transistors diminuent (∼ 3V ). Des valeurs Vds peuvent entrainer un vieillissement accéléré du dispositif, ou pire, causer sa destruction. Les principaux mécanismes sont les suivants :
— Rupture de jonction (Junction breakdown) : Deux jonctions sont formées entre drain-substrat et entre source-substrat. Lorsque ces diodes sont polarisées suffisamment en inverse, elles entrent en avalanche, entrainant d’importants courants même si le composant est bloqué.
— Avalanche : lorsque le champ électrique entre drain et source est suffisamment élevé, les électrons atteignent leur vitesse de saturation.Pour des valeurs de champ plus élevées, les électrons continuent à acquérir de l’énergie. Ils peuvent alors entrer en collision avec les atomes de Si et créer une paire électron-trou. C’est ce que l’on appelle l’ionisation par impact. Si le champ est suffisamment intense, cette nouvelle paire peut entrer en collision avec d’autres atomes pour créer de nouvelles paires entrainant ainsi une réaction en chaîne. Cet effet est appelé avalanche et est plus fréquent au niveau du drain ou le champ est le plus fort dans la structure. Des courants supérieurs à ceux de la zone de saturation apparaissent alors au sein de la structure. Cet effet est destructif dans le cas où le composant subit des dégats dus à d’amplificateurs de puissance l’échauffement provoqué par ces courants. Le transistor ne doit jamais entrer dans la zone d’avalanche.
— Rupture d’oxyde (Oxide Breakdown) : ce phénomène correspond à la formation d’un court-circuit permanent à travers l’isolant entre la grille et le substrat. Il est le résultat de l’application d’un champ intense entre les deux électrodes. Les principales causes sont les décharges électrostatiques provoquées par la manipulation des puces. Des protections sont ajoutées sur les grilles des transistors pour éviter la rupture d’oxyde. Les transistors en technologie CMOS sont sujets à de fortes variations de caractéristiques en fonction de la température [49]. En effet, lorsque la température augmente, la mobilité des porteurs au sein du matériau diminue et la valeur du seuil de conduction diminue. Ces variations se traduisent par une augmentation du courant dans les zones de faible et de moyenne inversion (dominé par la valeur du seuil) et par la diminution du courant dans la zone de forte inversion (dominé par la mobilité des porteurs). La gestion de la température se révèle donc être un point important à traiter notamment lors de la phase de layout.

Le rapport de stage ou le pfe est un document d’analyse, de synthèse et d’évaluation de votre apprentissage, c’est pour cela chatpfe.com propose le téléchargement des modèles complet de projet de fin d’étude, rapport de stage, mémoire, pfe, thèse, pour connaître la méthodologie à avoir et savoir comment construire les parties d’un projet de fin d’étude.

Table des matières

Remerciements
Glossaire
Introduction générale
1 Amplificateurs de puissance pour applications mobiles 3G 
1.1 Contexte 
1.1.1 Architecture de la chaîne d’émission des UE 3G
1.1.2 Le signal W-CDMA
1.2 Fondamentaux de l’amplificateur de puissance 
1.2.1 Caractéristiques fondamentales associées
1.2.1.1 Gains
1.2.1.2 Rendements
1.2.2 Etude de la stabilité
1.2.3 Métriques des amplificateurs pour l’étude de la linéarité
1.2.3.1 Caractérisation monoporteuse
1.2.3.2 Caractérisation bi-porteuses
1.2.3.3 Caractérisation avec des signaux large bande
1.3 Amélioration des performances électriques 
1.3.1 Techniques d’amélioration du rendement
1.3.2 Méthodes de linéarisation
1.3.2.1 Méthodes niveau système
1.3.2.2 Méthodes niveau Circuit
1.3.3 Tableau comparatif des techniques de linéarisation niveau circuit
1.4 Cahier des charges
1.5 Etat de l’art des amplificateurs de puissance pour applications mobiles 3G 
2 Technologie du MASMOS et généralités pour la conception d’amplificateurs de puissance 
2.1 Technologie CMOS Si 180nm oxyde fin RF
2.1.1 Rappel sur le fonctionnement des transistors à effet de champ
2.1.2 Description de l’empilement et du design kit
2.1.3 Mécanismes de défaillance
2.2 La cellule MASMOS
2.2.1 Le JFET canal-N
2.2.2 Modélisation électrique des transistors
2.2.2.1 Modèle du transistor MOS
2.2.2.2 Modèle du JFET
2.3 Paramètres de conception 
2.3.1 Rappel sur les classes de fonctionnement
2.3.1.1 Les classes de fonctionnement linéaires
2.3.1.2 Classes de fonctionnement à rendement élevé
2.3.2 Conditions de fermeture de l’amplificateur
2.3.2.1 Caractérisation et simulation loadpull
2.3.2.2 Impédances de charge
2.3.2.3 Impédances de source
2.3.3 Dimensionnement des transistors
2.4 Moyens de caractérisation
2.4.1 Banc de mesures sous pointes
2.4.2 Banc de mesure paramètres-S
2.4.3 Banc de mesure Loadpull
3 Conception d’un étage de puissance hautes performances à base de MASMOS 
3.1 Etude des interconnexions flip-chip sur la cellule MASMOS
3.1.1 Impact du flip-chip sur la mise à la masse du transistor MOS
3.1.2 Etude des impédances optimales de la cellule MASMOS
3.1.3 Etude de l’impact d’une inductance de dégénérescence
3.1.4 Implémentation et vérifications expérimentales
3.1.5 Conclusion
3.2 Etude des amplificateurs à topologie différentielle
3.2.1 Principe de fonctionnement
3.2.2 Outil et théorie pour l’étude des amplificateurs différentiels
3.2.2.1 Mode différentiel et mode commun
3.2.2.2 Paramètres S mixed-mode
3.2.2.3 Stabilité des étages différentiels
3.3 Conception d’un étage de puissance différentiel MASMOS de référence 
3.4 Conception d’un balun de sortie intégré 
3.4.1 Propriétés des transformateurs pour la synthétisation d’impédance
3.4.1.1 Résonance parallèle de l’inductance secondaire
3.4.1.2 Résonance série de l’inductance secondaire
3.4.2 Du transformateur au balun intégré
3.4.3 Méthodologie de conception
3.4.4 Conception du balun associé à l’étage de puissance
3.5 Caractérisation de l’étage de puissance 
3.5.1 Vérification de l’annulation de l’effet de l’inductance parasite de source
3.5.1.1 Plan de mesures
3.5.1.2 Caractérisation des réseaux d’adaptation d’impédance
3.5.1.3 Résultats de mesure
3.5.2 Mesures des performances intrinsèques de l’étage de puissance
3.5.2.1 Mesures des réseaux d’adaptation
3.5.2.2 Mesures paramètres-S
3.5.2.3 Mesures Loadpull CW
3.5.2.4 Mesures Loadpull W-CDMA
3.5.3 Comparaison avec la littérature sur les PAs CMOS pour application 3G
4 Linéarisation d’amplificateurs de puissance par une mise en oeuvre originale adaptée à la topologie différentielle 
4.1 Présentation de deux méthodes de linéarisation adaptées aux amplificateurs différentiels 
4.1.1 Feedback harmonique
4.1.2 Filtrage du second harmonique au noeud central
4.2 Conception de l’amplificateur de puissance avec filtrage au second harmonique
4.2.1 Bilan en gain de l’amplificateur de puissance
4.2.2 Conception des étages de puissance
4.2.2.1 Conception de l’étage de puissance de référence
4.2.2.2 Détermination de la structure du filtre
4.2.2.3 Dimensionnement des éléments du filtre
4.2.2.4 Conception de l’étage de puissance linéarisé
4.2.3 Choix des paramètres de l’étage driver
4.2.4 Conception du réseau d’adaptation d’impédance de sortie
4.2.5 Conception du réseau d’adaptation d’impédance inter-étage
4.2.6 Simulation de la chaîne complète
4.3 Conclusion 
Conclusion générale et perspectives
Bibliographie
Annexe 1 – Modélisation 3 ports petit signal du transistor MOS
Annexe 2 – Méthodologie d’extraction des paramètres électriques des lignes

Rapport PFE, mémoire et thèse PDFTélécharger le rapport complet

Télécharger aussi :

Laisser un commentaire

Votre adresse e-mail ne sera pas publiée. Les champs obligatoires sont indiqués avec *