Alchimer : dépôt de couches minces pour la microélectronique

Alchimer : dépôt de couches minces pour la microélectronique 

L’interconnexion cuivre

L’activité menée par Alchimer en microélectronique concerne certaines étapes clés de l’interconnexion cuivre, en particulier le dépôt de couches de germination de cuivre et de couches céramiques de type SiN et SiCN. La fabrication d’un microprocesseur nécessite la construction d’un réseau d’interconnexions en trois dimensions afin d’assurer la distribution des signaux électriques entre les millions de transistors et autres composants présents à la surface d’une tranche de silicium nommée « wafer ». Les différentes lignes de connexion sont obtenues par des procédés de gravure par lithographie et par le dépôt successif de nombreuses couches minces, conductrices ou isolantes. Les structures d’interconnexion peuvent ainsi contenir jusqu’à douze niveaux de lignes métalliques reliés entre eux par des ponts appelés « vias » et isolés par des matériaux diélectriques .

Afin d’améliorer la performance des circuits intégrés, l’industrie de la microélectronique cherche à augmenter sans cesse la densité d’intégration des composants. L’accroissement de la densité des composants permet de réduire la distance séparant les transistors et donc d’augmenter la vitesse de fonctionnement du processeur et d’introduire davantage de fonctionnalités sur la puce. La dimension des structures d’interconnexion ne cesse donc de décroître nécessitant l’introduction de nouvelles architectures et de nouveaux matériaux, ainsi que l’amélioration des procédés de dépôt et de gravure associés. Cette évolution s’effectue par sauts technologiques. Tous les trois ou quatre ans, ces sauts se traduisent par une réduction de la plus petite dimension caractéristique des circuits, qui est aujourd’hui de l’ordre de 90 nm.

Le métal utilisé comme conducteur était à l’origine l’aluminium : bon conducteur de l’électricité et facile à déposer par évaporation thermique, il garantissait également une bonne adhérence avec les principaux matériaux diélectriques. Avec l’augmentation de la fréquence de fonctionnement dans les dernières générations de microprocesseurs, le temps de propagation ou de transfert de l’information est devenu un paramètre critique. Les schémas d’intégration ont été modifiés, l’aluminium étant progressivement remplacé par le cuivre, métal de plus faible résistivité (1,67 µΩ.cm contre 2,66 µΩ.cm pour l’aluminium), et les matériaux diélectriques classiques à base de silice par des matériaux à faible permittivité appelés « low-k ». Ces nouveaux matériaux permettent d’atténuer le ralentissement du signal dû à la résistance des lignes métalliques et la capacité parasite des couches diélectriques. Cependant, de nouveaux problèmes sont apparus du fait des mauvaises propriétés mécaniques des diélectriques low-k, et de la propension du cuivre à diffuser dans ces diélectriques jusqu’à endommager les circuits. Ainsi le cuivre doit être encapsulé par une couche barrière métallique, constituée d’un film de tantale (Ta) d’environ 10 nm d’épaisseur, servant de couche d’accrochage, et d’un film de nitrure de tantale (TaN) d’environ 15 nm d’épaisseur, choisi pour ses propriétés anti-diffusion. Le schéma d’intégration à base de cuivre est appelé procédé « damascène ». Le matériau diélectrique est dans un premier temps gravé pour former des lignes et vias, qui sont ensuite remplis par du cuivre.

Le wafer de silicium doit, au préalable, être recouvert de différentes couches diélectriques, déposées par PECVD (Plasma Enhanced Chemical Vapor Deposition). Trois type de couches sont traditionnellement présentes : une couche de 500 nm ou de 1 µm de SiO2, une couche d’arrêt de gravure de 40 nm de SiC et la couche de diélectrique low-k servant à isoler les lignes de cuivre entre elles. Un procédé de photolithographie et de gravure par plasma permet ensuite de transférer le motif, comportant les chemins de connexion, dans le diélectrique. L’étape de métallisation commence par le dépôt de la couche barrière TaN/ Ta par PVD (Physical Vapour Deposition) (fig. 1.3 (1)). Le remplissage des tranchées s’effectue en deux étapes : une couche de germination de cuivre de quelques dizaines de nanomètres ou « seed layer » est déposée sur la barrière, traditionnellement par PVD (fig. 1.3 (2)). S’en suit l’étape d’électrodéposition (ECD) d’une couche de 500 à 1000 nm de cuivre permettant de remplir les tranchées (fig. 1.3 (3)). Un recuit est souvent opéré pour recristalliser la couche de cuivre et ainsi améliorer ses propriétés mécaniques et diminuer sa résistivité électrique. Enfin, une étape de polissage mécano-chimique (CMP) permet d’éliminer la surépaisseur de cuivre et d’aplanir la surface, laissant uniquement apparaître les chemins de connexion (fig. 1.3 (4)). Après un nettoyage par plasma NH3, une couche SiCN ou SiN de 40 nm d’épaisseur est déposée par PECVD, servant de barrière de diffusion supérieure et de couche d’arrêt de gravure pour les étapes suivantes (fig. 1.3 (5)). La fabrication des structures d’interconnexion repose donc sur un procédé pouvant comporter plus de 250 étapes successives qui nécessitent, chacune, une précision et un rendement proche de la perfection.

L’offre technologique d’Alchimer 

Les travaux d’Alchimer, qui nous intéressent dans cette étude, concernent deux étapes distinctes de l’interconnexion : le dépôt de la couche de germination de cuivre et le dépôt de la couche d’arrêt de gravure SiN ou SiCN. Comme nous l’avons évoqué, la méthode traditionnelle de dépôt de la couche de germination de cuivre est la PVD. Cette méthode consiste à vaporiser les atomes d’une cible sous l’effet d’un plasma. Ces atomes migrent alors dans toutes les directions et se déposent sur le substrat. De fortes limitations sont observées actuellement avec cette technologie lorsque les dimensions d’interconnexion deviennent très petites. En effet, on observe, dans ce cas, un effet de masquage qui conduit à une vitesse de croissance du film plus élevée sur les parties horizontales (haut et fond des tranchées et des vias) par rapport aux parties verticales (flancs des tranchées et des vias).

Cette non-conformité du dépôt est d’autant plus marquée que le facteur d’aspect des tranchées et des vias, c’est-à-dire le rapport hauteur/ largeur est élevé. Il résulte de cette non-conformité de mauvais remplissages des lignes de cuivre, avec pour conséquences une discontinuité des connexions et des problèmes accrus d’électromigration. D’autres techniques de dépôt permettent d’améliorer grandement la conformité, mais elles sont limitées soit par une mauvaise adhésion (CVD), soir par des conditions de dépôt dont le contrôle est critique, une forte contamination et une vitesse de dépôt très lente, et donc un coût élevé (ALD). C’est dans ce contexte qu’Alchimer propose un nouveau procédé de dépôt de la couche de germination basé sur le principe de l’électro-greffage (Haumesser et al. (2003), Gonzalez et al. (2005), Raynal et al. (2006)). La méthode consiste, de manière simplifiée, à électro greffer une couche organique associée à des précurseurs métalliques sur le substrat semi-conducteur. Les précurseurs servent ensuite à générer la couche mince de cuivre, baptisée eG Seed™ (electrografted seed layer). Cette couche de germination obtenue par électro-greffage est parfaitement conforme au substrat et présente une très bonne adhésion avec la couche barrière de tantale (fig. 1.4). Elle permet de procéder ensuite au remplissage des tranchées par électrodéposition comme avec une couche de germination standard. Le procédé développé par Alchimer se présente donc comme une alternative très prometteuse pouvant remédier aux difficultés liées à la miniaturisation des processeurs.

L’autre partie des travaux d’Alchimer en microélectronique dont il est question dans cette étude concerne le dépôt de la couche d’arrêt de gravure SiN ou SiCN sur un substrat de cuivre ECD. Un nouveau procédé baptisé cG™ permet d’améliorer l’adhérence à l’interface Cu / SiN ou Cu / SiCN par greffage chimique sur la couche de cuivre de molécules bi-fonctionnelles, ou de deux molécules distinctes associées (Bispo et al. (2006)). La couche cG™ Dielectric Cap permet de pallier les problèmes récurrents de l’interface entre le cuivre et le diélectrique.

Table des matières

Introduction
Chapitre I. Contexte de l’étude
1. Introduction
2. Alchimer : dépôt de couches minces pour la microélectronique
2.1 L’interconnexion cuivre
2.2 L’offre technologique d’Alchimer
2.3 Description de la problématique scientifique
3. AlchiMedics : dépôt de couches minces pour le biomédical
3.1 Le revêtement de stent actif
3.2 L’offre technologique d’AlchiMedics
3.3 Description de la problématique scientifique
4. La mesure de l’adhérence des couches minces
4.1 Adhésion et adhérence
4.2 L’application aux couches minces
4.3 Les essais d’adhérence dérivés de l’indentation
5. Conclusions et objectifs
Chapitre II. Mesure des propriétés mécaniques des matériaux par nanoindentation
1. Introduction à l’essai de nanoindentation
1.1 Historique de l’essai
1.2 Modèle d’Oliver et Pharr
2. Description du nanoindenteur XP
2.1 Principe de fonctionnement
2.2 Mesure de la raideur en continu
2.3 Détection de la surface
3. Calibration d’une pointe Berkovich sur échantillon de silice fondue
3.1 Principe de la calibration
3.2 Exemple de calibration d’une pointe
3.3 Mise en évidence du défaut de pointe
4. Résultats expérimentaux sur couches minces de cuivre sur substrat SiO2/ Si
4.1 Echantillons étudiés
4.2 Observations générales
4.3 Résultats sur les différents recuits
5. Interprétation par simulation numérique
5.1 Objectifs de la simulation numérique
5.2 Description du modèle
5.3 Résultats sur matériaux massifs
5.4 Résultats sur couches minces de cuivre
5.5 Influence de l’écrouissage
6. Conclusions
Chapitre III. Mesure de l’adhérence des couches de cuivre par nanoindentation sur coupe ou « Cross-Sectional Nanoindentation » (CSN)
1. Introduction
1.1 Principe et historique de l’essai de nanoindentation sur coupe
1.2 Problématique scientifique et échantillons étudiés
2. Procédure expérimentale appliquée aux couches de cuivre
2.1 Préparation des échantillons
2.2 Positionnement de l’indenteur et contrôle de la pénétration
3. Résultats expérimentaux
3.1 Etude de différents recuits de la couche Cu sur substrat plan
3.2 Application aux structures gravées
4. Modélisation numérique de l’essai de CSN
4.1 Objectifs de la simulation numérique
4.2 Description du modèle
4.3 Calcul de l’énergie de déformation
4.4 Comparaison du profil du blister et influence de l’écrouissage
5. Conclusion
Chapitre IV. Mesure de l’adhérence des couches SiN et SiCN par micro-rayure et application de l’essai aux matériaux du biomédical
1. Introduction
1.1 Présentation de l’essai de rayure
1.2 Problématique scientifique liée aux couches SiN et SiCN, échantillons étudiés
2. Procédure expérimentale appliquée aux couches « cG™ Dielectric Cap »
2.1 Description de la procédure « rayure » sur le Nanoindenteur XP®
2.2 Détermination d’une force critique d’endommagement
3. Résultats avec différents traitements de surface Alchimer (échantillons SiN)
3.1 Classement des échantillons selon la force critique
3.2 Analyse des courbes de pénétration
4. Influence de l’épaisseur du revêtement (SiCN) et de l’état d’usure de la pointe
4.1 Influence sur la force critique
4.2 Influence sur la pénétration et la dureté apparente
4.3 Influence sur la pénétration critique et sur l’aire de contact critique
5. Interprétation par simulation numérique 3D
5.1 Objectifs de la simulation numérique
5.2 Description du modèle
5.3 Etude des forces générées sur l’indenteur
5.4 Etude des contraintes dans la couche SiCN et à l’interface
6. Application de l’essai de microrayure aux revêtements du biomédical
6.1 Protocole expérimental et échantillons étudiés
6.2 Comportement des couches polymères et détermination d’une force critique
6.3 Résultats
7. Conclusion
7.1 Résultats obtenus sur les couches SiN et SiCN
7.2 Application de l’essai au biomédical
Conclusions

Télécharger le rapport complet